
Лабораторная работа 2 (Сложные логические функции)



БВТ2102 Обыденков Константин

1. Создаем пустой проект с такими же параметрами как и лабораторная №1




2. Coздаем verilog HDL File, Block Diagram/Schematic File, VHDL File И В разделе Verification/Debugging File выбираем University Program VWF И заполняем их кодом


```
Library IEEE;
Use IEEE.STD_LOGIC_1164.all;
```

```
entity ComplexFunc_VHDL is
    Port (x1: in STD_LOGIC;
              x2: in STD_LOGIC;
              x3: in STD_LOGIC;
              x4: in STD_LOGIC;
              x5: in STD_LOGIC;
              x6: in STD_LOGIC;
              x7: in STD_LOGIC;
              x8: in STD_LOGIC;
              y: out STD_LOGIC);
end;
architecture Behavioral of ComplexFunc_VHDL is
begin
    y \le not((x1 \text{ and } x2 \text{ and } x3 \text{ and } x4) \text{ or } (x5 \text{ and } x6 \text{ and } x7 \text{ and } x4))
end;
module ComplexFunc_Verilog (
    input x1, x2, x3, x4, x5, x6, x7, x8,
    output y);
    assign y = \sim ((x1 \& x2 \& x3 \& x4) | (x5 \& x6 \& x7 \& x8));
endmodule
```


3. Компилируем их и добавляем на Block файл




4. Отправляем нашу схему на верхний уровень и запускаем компиляцию проекта, дожидаемся успешного завершения.



5. На странице добавления узлов в модуляцию ищем все наши узлы и добавляем их (забыл переименовать)



6. Для каждого узла выставляем разную частоту от 1 до 8 МНг



6. Убираем **novopt** из параметра оптимизации и запускаем симуляцию

