LAB - 08

陳培殷老師 國立成功大學 資訊工程系




Lab I -- Moore machine (1/2)

So

• Moore machine:輸出由當前的state決定

• Mealy machine: 輸出由當前的state和






- 完成一個Moore machine
 - 其 I/O 與 state 變化如右表
 - 變動頻率為1Hz
 - Reset為0時, State初始化為S0 (非同步)

目前狀態 (current-state)	下一個狀態 (next-state)		七段顯示器
	In=0	In=1	輸出 (output)
S0	S1	S3	0
S1	S2	S5	1
S2	S3	S0	2
S3	S4	S1	3
S4	S5	S2	4
S5	S0	S4	5

Lab I -- Moore machine (2/2)

- 請將輸出的數值顯示於七段顯示器
- 系統架構圖請參考下方
 - Input: clock(CLOCK_50) \(\cdot \) reset(SW0) \(\cdot \) In(SW1)
 - Output: out(7 bits , HEX06~HEX00)
- 請畫出Finite State Machine並說明其運作過程



Lab - Hint(1/2)

- Frequency Divider (sequential circuit)
 - 將clock頻率從50MHz降為1Hz
- Moore machine (sequential circuit)
- Seven Display (combinational circuit)
 - 將output數值轉為七段顯示器控制訊號

Lab - Hint(2/2)

- 除頻器範例:
 - 每<mark>0.5秒</mark>改變一次訊號(div_clk)

```
`define TimeExpire 32'd25000000
    module clk div(clk,rst,div clk);
    input clk, rst;
    output div clk;
    reg div clk;
    reg [31:0]count;
    always@ (posedge clk)
   ⊟begin
                  低位準同步reset
        if(!rst)
        begin
            count <= 32'd0;
            div clk <= 1'b0;
16
        end
        else
        begin
            if(count == `TimeExpire)
            begin
                count <= 32'd0:
                div clk <= ~div clk;
            end
24
            else
            begin
                count <= count + 32'd1:
            end
        end
    end
    endmodule
```

Notice

- 請勿命名中文或數字開頭的資料夾
- Device family 請確認與 FPGA Chip 符合 (5CEFA4F23C7)
- Top module name & Project name 需要一致
- 在組合電路中, case \ if...else...若沒有寫滿, 合成後會產生latch