

# MOSFET ゲート駆動回路

#### 概要

本資料はパワーMOSFET のゲート駆動回路について述べたものです。



### 目次

概要	1
目次	2
1. MOSFET 駆動	3
1.1. ゲート駆動とベース駆動	3
1.2. MOSFET の特徴	3
1.2.1. ゲート電荷量	4
1.2.2. ゲート電荷量の算出	4
1.2.3. ゲートチャージのメカニズム	5
1.3. ゲート駆動電力	6
2. MOSFET 駆動回路例	7
2.1. 駆動基本回路	7
2.2. ロジック駆動	7
2.3. 駆動電圧変換	8
2.4. ハーフ/フル・ブリッジのハイサイド側ドライブ	9
2.4.1. 高耐圧素子とブートストラップ回路使用(高耐圧 IC 等)	9
2.1.1. 同間上来 1 (2) 「ハーブジン 日 山 (大川) (同間) 上 1 (4)	
2.4.2. パルス・トランス駆動 (絶縁方式)	
	9
2.4.2. パルス・トランス駆動(絶縁方式)	9
2.4.2. パルス・トランス駆動(絶縁方式)	9 10
2.4.2. パルス・トランス駆動(絶縁方式)	9 10 11
2.4.2. パルス・トランス駆動(絶縁方式)   2.4.3. フォトカプラとフローティング電源による対応   3. MOSFET 駆動回路電源   3.1. トランス絶縁電源	9101111
2.4.2. パルス・トランス駆動(絶縁方式)   2.4.3. フォトカプラとフローティング電源による対応   3. MOSFET 駆動回路電源   3.1. トランス絶縁電源   3.2. ブートストラップ回路	9111111
2.4.2. パルス・トランス駆動(絶縁方式)   2.4.3. フォトカプラとフローティング電源による対応   3. MOSFET 駆動回路電源   3.1. トランス絶縁電源   3.2. ブートストラップ回路   3.3. チャージポンプ回路	911111111
2.4.2. パルス・トランス駆動(絶縁方式)   2.4.3. フォトカプラとフローティング電源による対応   3. MOSFET 駆動回路電源   3.1. トランス絶縁電源   3.2. ブートストラップ回路   3.3. チャージポンプ回路   4. MOSFET 駆動回路検討	91111111212
2.4.2. パルス・トランス駆動(絶縁方式)   2.4.3. フォトカプラとフローティング電源による対応   3. MOSFET 駆動回路電源   3.1. トランス絶縁電源   3.2. ブートストラップ回路   3.3. チャージポンプ回路   4. MOSFET 駆動回路検討   4.1. ゲート電圧 V <sub>GS</sub> 条件の検討	9101111121212
2.4.2. パルス・トランス駆動(絶縁方式)   2.4.3. フォトカプラとフローティング電源による対応   3. MOSFET 駆動回路電源   3.1. トランス絶縁電源   3.2. ブートストラップ回路   3.3. チャージポンプ回路   4. MOSFET 駆動回路検討   4.1. ゲート電圧 V <sub>GS</sub> 条件の検討   4.2. ゲート電圧とピーク電流および駆動損失	910111112121213
2.4.2. パルス・トランス駆動 (絶縁方式)   2.4.3. フォトカプラとフローティング電源による対応   3. MOSFET 駆動回路電源   3.1. トランス絶縁電源   3.2. ブートストラップ回路   3.3. チャージポンプ回路   4. MOSFET 駆動回路検討   4.1. ゲート電圧 V <sub>GS</sub> 条件の検討   4.2. ゲート電圧とピーク電流および駆動損失   4.3. ゲート抵抗とスイッチング特性	911111212121313
2.4.2. パルス・トランス駆動(絶縁方式)   2.4.3. フォトカプラとフローティング電源による対応   3. MOSFET 駆動回路電源   3.1. トランス絶縁電源   3.2. ブートストラップ回路   3.3. チャージポンプ回路   4. MOSFET 駆動回路検討   4.1. ゲート電圧 V <sub>GS</sub> 条件の検討   4.2. ゲート電圧とピーク電流および駆動損失   4.3. ゲート抵抗とスイッチング特性   4.4. ゲート駆動注意点	91011111212121313
2.4.2. パルス・トランス駆動 (絶縁方式)   2.4.3. フォトカプラとフローティング電源による対応   3. MOSFET 駆動回路電源   3.1. トランス絶縁電源   3.2. ブートストラップ回路   3.3. チャージポンプ回路   4. MOSFET 駆動回路検討   4.1. ゲート電圧 V <sub>GS</sub> 条件の検討   4.2. ゲート電圧とピーク電流および駆動損失   4.3. ゲート抵抗とスイッチング特性   4.4. ゲート駆動注意点   4.4.1. ゲート・エミッタ間サージ電圧保護	91011111212131315



#### 1. MOSFET 駆動

#### 1.1. ゲート駆動とベース駆動

従来のバイポーラ・トランジスタは電流駆動型のデバイスであるのに対し、MOSFET は電圧駆動型のデバイスです。

バイポーラ・トランジスタは図 1.1 に示すようにコレクタ電流を流すために、ベース・エミッタ間にベース電流を流す必要があります。 MOSFET の場合はドレイン電流を流すために図 1.2 に示すようにゲート・ソース間に電圧を印加する必要があります。

MOSFET のゲートはシリコンの酸化膜でできており、ソースから絶縁されているためゲートに電荷をチャージまたはディスチャージする過渡期を除いて DC 電圧がゲートに印加されていても理論上ゲートに電流は流れません。実際にはナノアンペア・レベルの微小電流が存在します。ゲート・ソース間に電圧が印加されていない時は、ドレイン・ソース間のインピーダンスは非常に高くなり、漏れ電流以外はドレインに電流は流れません。




図 1.1 バイポーラトランジスタ駆動

図 1.2 MOSFET 駆動

#### 1.2. MOSFET の特徴

MOSFET の特徴は下記のとおりです。

- ・電圧駆動であり、ゲートに直流電流は流れません。
- ・MOSFET をオンさせるためには、ゲートしきい値電圧 Vth より十分大きいゲート電圧が印加されることが必要です。
- ・定常オン・定常オフ状態を保つだけならば、ゲート駆動に基本的には電力を要しません。
- ・駆動回路から見るとゲート・ソース間静電容量ですが、その容量値は素子の内部状態に応じて変化します。

MOSFET はスイッチング素子として数 k Hz から数百 kHz 以上で使用されることがあります。スイッチング素子においてゲート駆動電力が小さいという特長は大きな利点です。また低電圧駆動が可能な製品もあります。

#### 1.2.1. ゲート電荷量

MOSFET のゲートは静電容量として考えることができます。図 1.3 に MOSFET の静電容量について示します。ゲート入力容量が充電されないとゲート電圧は上昇せず、ゲート電圧がゲートしきい値電圧 V<sub>th</sub> に達しないと MOSFET はオンしません。ゲートしきい値電圧 V<sub>th</sub> は MOSFET のソース領域とドレイン領域との間に導通チャンネルを形成するために必要とされる最小ゲートバイアス電圧で定義されます。

MOSFET の駆動回路の能力や駆動電流を検討するうえで多くの場合、静電容量よりもゲート電荷量 Qg で表されます。ゲート電圧を充電するために必要な電荷量の定義について図 1.4 に示します。




図 1.3 MOSFET 容量

図 1.4 ゲート電荷量 (抵抗負荷)

#### 1.2.2. ゲート電荷量の算出

MOSFET のスイッチオン時にゲート・ソース間容量とゲート・ドレイン間容量を充電するため、ゲートに電流が流れます。ゲート電荷量の測定回路を図 1.5 に示します。ゲートに定電流を流し、ゲート・ソース間電圧と時間の関係の波形グラフを図 1.6 に示します。図 1.6 において、ゲートに定電流  $I_G$  を流していることから、波形グラフ図 1.6 の時間軸にゲート定電流  $I_G$  を乗じることで、時間軸をゲート電荷量  $Q_G$  で表すことができます。(ゲート入力電荷量は  $Q_G = I_G \times t$  で表されます。)




図 1.5 ゲート電荷量測定回路

図 1.6 ゲート電荷量波形



#### 1.2.3. ゲートチャージのメカニズム

MOSFETのゲートに電圧を印加するとゲートの充電が始まります。 図1.7に回路と波形を示します。但し、インダクタ負荷の場合、それと並列に接続されたダイオードの逆回復電流及びゲート電圧への影響がありますが、本説明では省略しています。

①  $t=t_0\sim t_1$ の期間はゲート駆動回路からゲートシリーズ抵抗Rを経由してゲート・ソース間容量 $C_{gs}$ およびゲート・ドレイン間容量 $C_{gd}$ をゲート電圧がゲートしきい値電圧 $V_{th}$ になるまで充電します。 $C_{gs}$ および $C_{gd}$ は並列状態で充電されるため下記式で表されます。

ゲート電圧VGSは

$$V_{GS}(t) = V_{G}(1-\exp(-t/(R(C_{qs}+C_{qd}))))$$
 (1)

よってゲート遅延時間t<sub>1</sub>は VGS(t<sub>1</sub>)=Vthを代入して

$$t_1=R(C_{gs}+C_{gd})In(V_G/(V_G-V_{th}))$$

上記から遅延時間 $t_1$ は  $R(C_{qs}+C_{qd})$ に比例することがわかります。

②  $t=t_1\sim t_2$ の期間は $V_{GS}$ が $V_{th}$ を超え、ドレイン電流が流れ始め、主電流に達するまでの期間です。 $t_1\sim t_2$ の間も、 $C_{gs}$ と  $C_{gd}$ の充電が続き、ゲート電圧が上昇し、これに比例してドレイン電流が増加します。時間 $t_2$ でミラー電圧 $V_{GS(pl)}$ に達します。 $t_2$ は(1)式に $V_{GS}(t_2)=V_{GS(pl)}$ を代入することで求められ①と同様でR ( $C_{qs}+C_{qd}$ )に比例します。

$$t_2 = R(C_{qs} + C_{qd}) ln(V_G/(V_G - V_{GS(pl)}))$$

$$t_2-t_1=R(C_{qs}+C_{qd})In((V_{G}-V_{th})/(V_{G}-V_{GS(pl)}))$$

この期間はMOSFETにドレイン電流が流れているため、MOSFETに損失が生じます。

③  $t=t_2\sim t_3$ の期間は $V_{GS(pl)}$ で一定(ミラー効果)になります。ゲート電圧は一定であり、ゲート主電流がすべて MOSFETに流れた状態でドレイン電圧がオン電圧( $R_{DS(on)}\times I_D$ )になるまでの期間です。この期間、ゲート電圧は一定で あるから $C_{gs}$ に駆動電流は流れず、 $C_{gd}$ に流れます。この期間の充電電荷 $Q_{gd}$ は、ゲート回路に流れる電流と電圧下降時間( $t_3$ - $t_2$ )の積となるので

$$Q_{ad}=(V_G-V_{GS(pl)})/R\cdot(t_3-t_2)$$
 となり

 $t_3-t_2=Q_{qd}R_G/(V_G-V_{GS(pl)})$  となります。

この期間はドレイン電流が一定でドレイン電圧が減少するのでMOSFETの損失が発生します。

④ t=t<sub>3</sub>~t<sub>4</sub>の期間はゲート過飽和充電期間でC<sub>gs</sub>とC<sub>gd</sub>の両容量が、ゲート電圧V<sub>Gs</sub>がゲート電源電圧に到達するまで充電される期間です。この期間はターンオン過渡現象が終了しており、スイッチングによる損失はありません。




図 1.7 ゲートチャージ回路及び波形(インダクタ負荷)



#### 1.3. ゲート駆動電力

MOSFETの駆動消費電力は、周波数に比例して増大します。図 1.8 のゲート駆動回路において駆動電力を説明します。




図 1.8 において、ゲートパルス電圧  $V_G$ がゲート抵抗  $R_1$ を介して MOSFET のゲート・ソース間に接続され構成しています。  $V_{GS}$ は 0V から  $V_{G}$ (図 1.9 では 10V)まで変化するとします。  $V_{G}$ は MOSFET をオンさせるのに十分な電圧です。初期状態は、MOSFET はオフ、 $V_{GS}$ = 0 V から  $V_{G}$ まで変化しオン状態になります。この間のスイッチング過渡期間のゲート電流  $i_{G}$ は  $i_{G}$ =( $V_{G}$ - $V_{GS}$ )/ $R_{G}$  で求められ、

ゲート・ソース間電圧 v<sub>GS</sub>は v<sub>GS</sub>=V<sub>G</sub>-R<sub>G</sub>×i<sub>G</sub>

ゲート電荷  $Q_g$ はゲート電流  $i_G$ を時間で積分することで求められます。  $Q_g = \int i_G \ \mathrm{d} t$ 

ターンオン過程でゲート駆動電源から供給されるエネルギーE は  $\mathsf{E} = \int v_G \times i_G dt$ 

ここで、 $v_G$  は駆動電源電圧であり  $V_G$ 、 $I_G$  を時間で積分すると  $Q_{gp}$  となることから

E=V<sub>G</sub>×Q<sub>ap</sub> となります。


ターンオン過程でゲート MOSFET のゲートに蓄積されるエネルギー $E_G$ はまず、 $Q_g$ と  $i_G$ の関係から  $i_G$ =d $Q_g$ /dt

$$E_G = \int v_{GS} \times i_G dt = \int (v_G \times \frac{\mathrm{d}Q_g}{dt}) dt = \int v_{GS} dQ_g$$

ゲートに蓄積される電荷は $v_{GS}$ を 0 から  $Q_{gp}$ まで積分した値になり、

図 1.10 示した部分になります。

また、駆動電源からの供給エネルギーからゲートに蓄積されるエネルギーを 差し引いたものがゲート抵抗で消費されます。



1回のスイッチングで消費されるエネルギーは駆動回路から供給されるエネルギーに等しく、スイッチング周波数 f<sub>sw</sub> を掛けることでゲート駆動回路の平均消費電力 P<sub>G</sub> は表されます。

#### $P_G = E \times f_{sw} = V_G \times Q_{gp} \times f_{sw}$

ゲート駆動回路の平均消費電力  $P_G$  は入力容量から  $P_G$  =  $E \times f_{sw}$  =  $C_{iss} \times (V_G)^2 \times f_{sw}$  と表すこともできますが、実際の損失とは大きな乖離があります。  $C_{iss}$  の中にはミラー容量を持つゲート・ドレイン容量  $C_{gd}$  が存在し、  $V_{DS}$  の関数となっていることと、またゲート・ソース容量  $C_{gs}$  は  $V_{GS}$  の関数となっているためです。




図 1.10 MOSFET ゲート損失



2. MOSFET 駆動回路例

MOSFET の駆動回路では基本としてゲートに Vth を十分超える電圧を与えられることと、入力容量を十分充電できるだけのドライブ能力を持つことが必要になります。 ここでは N チャンネル MOSFET の駆動回路例について記述します。

#### 2.1. 駆動基本回路

図 2.1 に基本的な MOSFET の駆動回路を示します。実際の回路では MOSFET の容量や使用条件によって適した駆動 回路を検討する必要があります。




図 2.1 MOSFET 基本駆動回路

#### 2.2. ロジック駆動

電子機器の消費電力低減を目的に、必要なときだけ電源を入れるためのスイッチ用途(ロードスイッチ)の需要が増えてきています。こうした用途においては、MOSFET を直接ロジックやマイクロコントローラから制御するケースが多くなってきています。図 2.2 にパワーリレーをオン、オフさせる回路例を示します。ロードスイッチの動作時間は秒のオーダーで十分なので、小さな電流でゲートを駆動できます。




図 2.2 MOSFET の直接駆動

## Leading Innovation >>> 2.3. 駆動電圧変換

#### (1) 駆動電圧の 15V 変換

図 2.3 はデジタル回路から駆動する例です。MOSFET を 5V 系から駆動できない場合の駆動電圧を変換する回路です。この回路の場合、ゲート抵抗  $R_3$  に  $R_2$  が直列に入るため、ゲートのドライブ抵抗が大きくなり MOSFET を飽和状態で駆動することが難しく、MOSFET のスイッチングスピードが遅くなり、損失が増大します。  $R_2$  を小さくすれば良いと思われますが、MOSFET のオフ時に駆動回路に大きなドレイン電流  $I_D$  が流れるので、駆動回路の消費電力が大きくなります。





図 2.3 駆動電圧変換駆動回路

#### (2) プッシュプル回路

デジタル回路から駆動電圧を引き上げる図 2.3 の回路では、駆動回路の消費電力が大きな問題となります。この問題は図 2.4 の回路のようにプッシュプル回路を追加することで解決できます。

また、プッシュプル回路はドライブ回路の電流が MOSFET に対して不十分な場合などにも使用されます。




#### 2.4. ハーフ/フル・ブリッジのハイサイド側ドライブ

図 2.5 を例に説明すると、 MOSFET をハーフ/フル・ブリッジで使用する場合のハイサイドに配置された N チャンネル MOSFET  $Q_1$  をオンさせるためには、 $Q_1$  のソースに対して高いゲート電圧を与える必要があります。

 $Q_1$  のソース電位はローサイドの MOSFET  $Q_2$  のオン、オフによって電位が変動するためローサイドのドライブ電源と同じグランドの電源をそのまま使用することはできません。

#### 2.4.1. 高耐圧素子とブートストラップ回路使用(高耐圧 IC等)


高耐圧素子とブートストラップ回路を使ってハイサイド素子を駆動する回路例を図 2.5 に示します。 レベルシフタの出力容量、損失でスイッチング周波数に制約を受けます。



#### 2.4.2. パルス・トランス駆動 (絶縁方式)

パルス・トランスを使う方法では個別のドライブ用電源が不要になります。駆動回路の消費電力が大きな問題となります。パルス・トランスはドライブ回路を MOSFET の故障から保護するために、MOSFET と信号側の回路を絶縁する目的で使われるケースもあります。


図 2.6 に簡単な回路例を示します。ツェナーダイオードはパルス・トランスを速やかにリセットする目的で設けられています。図 2.7 はスイッチング性能を高めるために PNP トランジスタを追加した回路です。



20047



図 2.8 はパルス・トランスにコンデンサを直列に挿入してターンオフ時の MOSFET に逆バイアスを与え、スピードアップさせる 回路方式です。コンデンサは DC バイアスを遮断するため、パルス・トランスを飽和させない働きも担っています。



#### 2.4.3. フォトカプラとフローティング電源による対応

光絶縁素子(フォトカプラ)も MOSFET のゲート駆動用素子として使用されます。フォトカプラの出力側に電源が必要となります。 ハーフ/フル・ブリッジのハイサイド側ドライブに使用する場合はフローティング電源が必要です。 また MOSFET を駆動するにあたり、フォトカプラのスピードや駆動能力には注意が必要です。 MOSFET や IGBT のゲート駆動用として準備された製品があります。




図 2.9 フォトカプラドライブ回路

#### 3. MOSFET 駆動回路電源

#### 3.1. トランス絶縁電源

MOSFET を上下アームで使用する場合(Hブリッジ回路、三相インバータ回路等)の MOSFET ドライブ電源に於いて上アーム電源と下アーム電源は絶縁されている必要があります。

トランスを使用した電源の例を図3.1に示します。

下アームの電源は共通にできるため、H ブリッジ回路では3個、三相ブリッジでは4個の電源が必要です。




図 3.1 トランス絶縁電源

#### 3.2. ブートストラップ回路

ブートストラップ回路はフローティング電源に代わるもので、ダイオードとコンデンサで構成されます。インバータ回路等の上下アームで MOSFET を使用する場合、図 3.2 において各相独立に設けたブートストラップコンデンサ C がフローティング電源の代わりをします。まず、初期状態として下アーム素子をオンにし、破線で示した経路によって、下アームの電源からコンデンサ C の充電を行うことが必要です。コンデンサ C は下アームの MOSFET がオンするごとにこの経路で充電されます。また、上アーム素子のオンデューティーとコンデンサ C の電荷量との間に一定の関係があり、上アーム素子のオンデューティーに制限があります。また、出力電圧と同じ様に上アームのゲート電位が変動するので上アームゲート回路がノイズに対し影響を受けやすく工夫が必要です。





図 3.2 ブートストラップ回路

#### 3.3. チャージポンプ回路

チャージポンプ回路は、発振回路、ダイオード、コンデンサで構成され、コンデンサに蓄えられた電圧を段階的に昇圧させていく回路です。図 3.3 に MOSFET を上下アームで使用する場合のハイサイド側の駆動回路として示します。ブートストラップ回路と比較して出力素子の動作上のデューティーに制限はありません。



#### 4. MOSFET 駆動回路検討

#### 4.1. ゲート電圧 V<sub>GS</sub>条件の検討

MOSFET を駆動するうえで VGS は重要です。

MOSFET をスイッチング用途で使用する場合は線形領域(ピンチオフ電圧以下)で使用することでオン抵抗を低い状態(VDSが低い領域)で使用できます。

- ・MOSFET はゲート電圧がゲートしきい値電圧 V<sub>th</sub>以上でオンになり (図 4.2)、V<sub>th</sub>よりも十分高い V<sub>GS</sub>を使用する必要があります。
- ・V<sub>GS</sub> が高いほど R<sub>DS(ON)</sub>が小さくなる傾向があります。
- ・温度が高くなれば R<sub>DS(ON)</sub>は大きくなります。 (図 4.3)
- ・素子を低損失で使用するためには、必要とする電流において 素子の抵抗値をできる限り小さくするように大きい V<sub>GS</sub> 値で使用することが重要ですが(図 4.4)、 逆に V<sub>GS</sub> が大きいと高周波スイッチングにおける全損失に占めるドライブ損失が大きくなります。




図 4.1 MOSFET の各状態の領域

最適なゲートドライブ電圧および製品を考えることが重要です。パワーMOSFET は、一般的に V<sub>GS</sub>=10V でゲート駆動を 推奨の製品が多いですが、低電圧駆動要求の 4.5V 対応可能製品もあります。セットの仕様に最適な製品を選択します。




図 4.2 I<sub>D</sub>-V<sub>GS</sub>特性




図 4.3 R<sub>DS(ON)</sub>-温度特性




図 4.4 V<sub>DS</sub>-V<sub>GS</sub>特性

#### 4.2.ゲート電圧とピーク電流および駆動損失

MOSFET のドライブ回路の設計において、駆動損失やゲート入力容量を充電する電流は非常に重要です。'**1.3 ゲート駆動電力'**の項で述べています。

 $Q_g = \int i_G dt$  から スイッチング期間  $t_{sw}$  におけるゲートラッシュ電流の平均値  $i_G(rush)$ は

 $i_G(rush)=Q_g/t_{sw}$  で表されます。

また、駆動損失 Pgは

 $P_G = E \times f_{sw} = V_G \times Q_{ap} \times f_{sw}$  で表されます。

ゲート電圧を高くすることで R<sub>DS(ON)</sub>が小さくなり定常ロスは小さくなりますが、Q = CV の関係から Q<sub>g</sub> は大きくなるため、ゲート電流は大きくなり、駆動損失も大きくなります。また、軽負荷時において高周波数で使用する場合、駆動損失が MOSFET のトータル損失に大きく影響してきますので考慮してドライブ回路を設計する必要があります。

#### 4.3. ゲート抵抗とスイッチング特性

MOSFET は一般にゲートに抵抗を接続して駆動します。目的は突入電流の抑制、出力のリンギングの軽減などがあります。 ゲート抵抗が大きいと、スイッチングスピードが遅くなり、損失が増し性能の低下、発熱の問題を起こすことがあります。逆に小さいと、スイッチングスピードが速くなり、サージ電圧や発振を起こし故障や誤動作の原因になることもあります。ゲート抵抗値を変えることで最的なスイッチング時間を調整することが重要です。

尚、ゲートの立ち上がり時間 tgとゲート抵抗 RGの関係は下記で表されます。

$$Q_g / t_g = i_G$$

 $R_G = V_G / i_G$ 

図 4.5 の回路においてシミュレーションによるスイッチング波形考察を行いました。シミュレーション回路では実際の回路を想定して配線の浮遊インダクタンスを挿入しています。出力のリンギングは浮遊インダクタンスの値によってかわります。




図 4.5 スイッチング シミュレーション回路



シミュレーションによるスイッチングオフ時の波形を図 4.5 においてゲート抵抗 R<sub>3</sub>を 1、10、50Ωで確認しました。図 4.6 に波形を示します。前述のようにゲート抵抗が小さいとスイッチングスピードは速くなりますが、逆にリンギング電圧は大きくなります。一方、ゲート抵抗を大きくするとリンギング電圧は小さくなりますが、スイッチングスピードは遅くなり、スイッチングロスは増えます。これはゲート抵抗とゲート電圧で MOSFET のゲートのチャージ電流が制約を受けるためです。




図 4.6 スイッチングオフ シミュレーション波形

#### 4.4. ゲート駆動注意点

#### 4.4.1. ゲート・エミッタ間サージ電圧保護

図4.6のように、静電気保護およびゲートサージ電圧の保護用としてゲート・ソース間にツェナーダイオード等を外付けで使用することは効果的です。但し、ツェナーダイオードの容量が若干の影響を及ぼす可能性もあります。




図 4.7 ゲートサージ電圧保護

#### 4.4.2. 最適ゲート抵抗

ゲート抵抗とスイッチング特性については'**4.3 ゲート抵抗とスイッチング特性'**でも述べていますが、ゲート抵抗によってスイッチングスピードは変わります。ゲート抵抗を大きくするとスイッチングスピードは遅くなりスイッチング損失は増えます。ゲート抵抗を小さくするとスイッチングスピードは速くなりますが、ターンオフ時に、配線等の浮遊インダクタンスの影響による、MOSFET のドレイン・ソース間のサージ電圧が問題になるケースがあります。

最適なゲート抵抗を選択する必要がありますが、ターンオン時とターンオフ時で異なるゲート抵抗を使用する必要がある場合があります。 図の 4.8 にターンオン時とターンオフ時のゲート抵抗を変える方法の例を示します。




図 4.8 ゲート抵抗回路



#### 4.4.3. ゲート誤動作防止

MOSFET の問題の一つとして、ドレイン・ゲート間容量による寄生ターンオン(セルフターンオン)があります。これは MOSFET がターンオフする時に MOSFET のドレイン・ソース間に高い dv/dt が生し、これによる電流がドレイン・ゲート間容量 を通してゲートに流れ、ゲート抵抗による電圧降下でゲート電圧を持ち上げるためです。この電流は下記式で表されます。

 $i_{DG} = C_{qd} \cdot dv_{DS} / dt$ 

この電流について図4.9に示します。

また、dv/dtが非常に急峻な場合はMOSFETのゲート・ソース間容量とゲート・ドレイン間容量比でゲートに電圧が印加されセルフターンオンを起こす可能性もあります。

この現象はMOSFETのtr・モード時にオフ状態のMOSFETに急峻な電圧が掛かることでも起こる可能性があります。 この問題の対処法として下記3点が上げられます。

#### (1) ゲート・ソース間に容量を追加

追加したゲート・ソース間容量にdv/dtによるドレイン・ゲート間の電流が吸収されます。図4.10に回路を示します。追加したゲート・ソース間の容量は、MOSFETのCgsと並列接続となりゲート電荷量は増大します。ゲート電圧固定の場合、ゲート抵抗を変えることによりスイッチング動作は同等に保てますが駆動電力は増大します。

#### (2) ミラークランプ回路

ゲート・ソースの間のパスをスイッチ素子で短絡する方法です。これはMOSFETのゲート・ソース間にMOSFETを追加することにより実現することができます。図4.11においてコンパレータによってミラー電圧以下に設定した電圧より低くなると、コンパレータの出力がハイとなりゲート・ソース間のMOSFETをオンさせることで出力のMOSFETのゲートとソースを短絡させ、帰還容量Crss電流とゲート抵抗によるゲート電圧の持ち上がりを抑制します。

(3) オフゲート電圧をマイナスまで引いてVthを超えないようにする方法もありますがマイナス電源が必要になります。






図 4.12 の回路にてシミュレーションでセルフターンオン現象の確認をしました。セルフターンオンは i<sub>DG</sub>(dv/dt 電流)とゲート 抵抗により、ゲートに電圧が発生し、MOSFET を誤動作させる現象です。

MOSFET の  $t_{rr}$ モード時(インダクタ負荷電流が  $Q_1$  のダイオードを環流している時、 $Q_2$  がオンするとインダクタ電流は  $Q_2$  を流れ、ダイオードはオフします。)にオフ状態の MOSFET に急峻な電圧が掛かる場合について確認しておりますが、セルフターンオンを無理やり起こすため図 4.12 において  $Q_1$  のゲート抵抗  $R_4$  のみを変更して確認しています。

図 4.13 にセルフターンオンしていない波形、図 4.14 にセルフターンオンさせた波形を示します。




図 4.12 セルフターンオン波形確認回路




図 4.13 セルフターンオンなし波形

図 4.14 セルフターンオン波形



図 4.12 回路における図 4.14 波形において、図 4.15 のように MOSFET  $Q_1$  のゲート・ソース間に容量を挿入することでゲート電流( $C_{ad}$ ・ $dv_{DS}$  / dt)を吸収させ、ゲート抵抗によるゲート電圧発生を減らし、セルフターンオンを改善できます。

改善波形を図 4.16 に示します。本改善方法はゲート・ソース間に容量を追加することでスイッチング時間が変わるため、ゲート抵抗との相互調整にて検討する必要があります。





図 4.15 ゲート・ソース間容量挿入






図 4.16 セルフターンオン改善波形



#### 製品取り扱い上のお願い

株式会社東芝およびその子会社ならびに関係会社を以下「当社」といいます。 本資料に掲載されているハードウエア、ソフトウエアおよびシステムを以下「本製品」といいます。

- 本製品に関する情報等、本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を得て本資料を転載 複製する場合でも、記載内容に一切変更を加えたり、削除したりしないでください。
- 当社は品質、信頼性の向上に努めていますが、半導体・ストレージ製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウエア・ソフトウエア・システムに必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報(本資料、仕様書、データシート、アプリケーションノート、半導体信頼性ハンドブックなど)および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、お客様の製品単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。
- 本製品は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器(以下"特定用途"という)に使用されることは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器、車載・輸送機器、列車・船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、電力機器、金融関連機器などが含まれますが、本資料に個別に記載する用途は除きます。特定用途に使用された場合には、当社は一切の責任を負いません。なお、詳細は当社営業窓口までお問い合わせください。
- ◆ 本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。
- 本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の 知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 別途、書面による契約またはお客様と当社が合意した仕様書がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の保証(機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。)をしておりません。
- 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事 用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 本製品の RoHS 適合性など、詳細につきましては製品個別に必ず当社営業窓口までお問い合わせください。本製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。