Zephyr・Quartus 実装用ハードウェア資料

JPARC PS FB BOARD rev58 | v1.0 | 2026-09-20

STM32H745 上の Zephyr と、MAX10 上の HDL を実装する担当者向けに、実配線、初期化条件、共有資源と未確定事項を整理した。回路ネット名が古い場合は、部品の実端子を優先する。

最初に固定する条件

項目	本基板の条件
MCU	U1 STM32H745XIH6。Cortex-M7 / M4。独自ボード定義を作成する。
電源・クロック	Direct SMPS。HSE 25 MHz 外部発振器、bypass。VOS1 では M7 400 MHz / M4 200 MHz を上限とする。
SDRAM	FMC BANK2、16 bit、8 MiB、0xD0000000〜0xD07FFFFF。
Ethernet	LAN8742A、RMII。PHY から 50 MHz を MCU へ供給。
FPGA	U5 10M16DCF484I7G。基板内 50 MHz、VCCIO は全バンク 3.3 V。
実装環境	Zephyr / Quartus の採用版は未指定。ドライバ確認は Zephyr v4.2.0 と公開 latest binding を区別して行った。

添付データ

rev58_pin_connections.json：U1/U5 の全ネットリスト端子と接続先。33Ω/0Ω の先も記録。
rev58_pin_tables.md：接続済み MCU GPIO 端子および FPGA ユーザー端子の一覧。
rev58_pins_template.qsf：FPGA ピン割当ひな形。
rev58_timing_template.sdc：50 MHz 制約の出発点。

QSF/SDC は未コンパイルのひな形である。HDL、Zephyr ボード定義、通信仕様、Fitter 結果、実機確認は含まない。電源・専用設定端子と通常 I/O を区別し、未使用ポートを整理して使用する。

1　Zephyr のボード定義と起動

nucleo_h745zi_q は STM32H745 の起動・デバッグ設定を調べる参考になるが、そのまま本基板のターゲットとして使用しない。v4.2.0 の同ボード DTS は HSE 8 MHz・CPU 480 MHz であり、本基板の 25 MHz・Direct SMPS 条件と異なる。[Z1]

項目	設定・判断
ボード構成	独自 board.yml、M7/M4 別 DTS・defconfig、pinctrl、Kconfig、書込 runner 設定を管理。MCU は stm32h745xx 系。パッケージは XIH6。
電源	新しい binding では &pwr の power-supply = "smps-direct"。採用版にその binding がなければ同版 SoC 初期化/Kconfig を確認し、HAL の PWR_DIRECT_SMPS_SUPPLY に対応させる。[Z2]
HSE	PH0 / J2、X2 から 25 MHz。&clk_hse に hse-bypass と clock-frequency = <25000000>。PH1 へ水晶回路を仮定しない。[Z3]
LSE	PC14 / C2、PC15 / C1。32.768 kHz 水晶。RTC を使う場合に有効化。
PLL	HSE から各 PLL・CPU・AHB/APB・FMC・SPI クロックを計算する。CPU、FMC、SPI は別々の周波数条件であり、一括で 480 MHz 設定を移植しない。
BOOT0	U1 E8 は R131 10 kΩ で GND 固定。Flash 起動の option bytes と M4 起動設定を別途管理。
M7/M4	初期導入は M7 で立上げ、M4 は役割決定後に有効化。Flash/RAM 領域、クロック管理、各周辺回路の所有コア、IPC/HSEM を明文化。

初期化の順序

電源方式・クロック → GPIO 安全状態 → 内蔵 RAM 上で起動確認 → SDRAM 初期化と検査 → Ethernet → SPI 受信待機 → FPGA READY と版数確認 → パタン検証 → 運転許可、の順を基本とする。運転許可条件と停止値は設備仕様で決める。

SDRAM 初期化前に SDRAM へスタック、BSS、ヒープを置かない。v4.2.0 の FMC SDRAM ドライバは POST_KERNEL 初期化である。[Z4]

2　SDRAM：構成・初期化

項目	値／実装上の注意
部品	回路図値 IS42S32400D-6BL、購入予定 IS42S32400J-6BL。型番表記差は未解消。以下は添付 J 品データシートを基準とする。
構成	4 内部 bank、row 12 bit、column 8 bit、使用 DQ 幅 16 bit。4×4096×256×2 = 8,388,608 byte。
選択	FMC SDNE1=PH6/T11、SDCKE1=PH7/U13。Zephyr SDRAM 子ノード bank@1 / reg=<1>。
アドレス	0xD0000000、サイズ 0x00800000。Zephyr memory-region を定義し、用途・MPU・cache 属性を決める。
SDCLK	目標 100 MHz。FMC kernel clock / 2 なら kernel 200 MHz。実機未検証。
ジオメトリ	NC_8、NR_12、MWID_16、NB_4。DISCO の 32 bit・容量設定をコピーしない。
CAS・mode	CL3 を初期案とする。FMC CAS と SDRAM mode-register の CAS を一致させる。burst 長・write burst も明記する。
100 MHz 時の案	st,sdram-timing = <2 8 5 7 3 2 2>。順序 TMRD/TXSR/TRAS/TRC/TWP/TRP/TRCD。HAL へ渡すサイクル数であり、各値から手動で 1 を引かない。[Z4]
リフレッシュ	J 品の 4096 回/64 ms 条件なら 15.625 µs。100 MHz 時の COUNT 案は floor(1562.5−20)=1542。温度グレード・実 SDCLK・RM 条件を再確認する。
起動	clock enable→所定待機→precharge all→auto refresh→mode 設定→refresh count。待機時間と command 回数は J 品仕様を満たす値を設定。

tRAS は 42 ns 以上であるため、100 MHz で 4 サイクル＝40 ns は不足し、少なくとも 5 サイクルとする。DQ の並べ替えはバイト内であり、通常の読書きにソフトウェアのビット並替えは不要。

未使用 DQ16〜31 と DQM2/3 は 10 kΩ で Low。DQM の Low はマスク解除である。起動時 DQM 条件と未使用上位バイトの扱いは実機確認事項として残す。

3　SDRAM：配線とメモリ運用

信号群	MCU 端子（全て FMC AF12）
A0〜A5	PF0、PF1、PF2、PF3、PF4、PF5
A6〜A11	PF12、PF13、PF14、PF15、PG0、PG1
BA0 / BA1	PG4 / PG5
SDCLK / RAS / CAS / WE	PG8 / PF11 / PG15 / PH5
NBL0 / NBL1	PE0 / PE1
SDNE1 / SDCKE1	PH6 / PH7

FMC D	MCU	SDRAM DQ	FMC D	MCU	SDRAM DQ
0	PD14	3	8	PE11	10
1	PD15	1	9	PE12	9
2	PD0	7	10	PE13	14
3	PD1	6	11	PE14	15
4	PE7	2	12	PE15	8
5	PE8	5	13	PD8	11
6	PE9	0	14	PD9	12
7	PE10	4	15	PD10	13

SDRAM 信号は 33Ω 直列抵抗を介する。接続先ボールと抵抗番号は添付 JSON の series_connections で追跡できる。

cache・DMA・コア間共有

M7 D-cache と DMA は自動的に整合しない。送信前 clean、受信後 invalidate、キャッシュライン境界を含めたバッファ配置、または非 cache 領域を設計する。M4 との共有にも所有権・バリアが必要。Ethernet DMA がアクセスできない RAM へ descriptor を置かない。

パタン格納領域と実時間処理用バッファを分ける。受信中のパタンを直接運転に使用せず、長さ・版・CRC・値域を検査してから切替える。容量の目安は 8 MiB ÷（1 サンプルの総バイト数）であり、周期やチャンネル数はまだ固定しない。

メモリ検査は全容量のアドレス alias、walking 1/0、バイト書込、連続 burst、DMA 転送を含め、cache だけを読んで合格にしない。

4　Ethernet：RMII・PHY

RMII 機能	MCU / ボール	備考
REF_CLK	PA1 / N4	PHY の 50 MHz 出力から R105 経由
MDIO / MDC	PA2 / N3、PC1 / M2	管理インターフェース
CRS_DV	PA7 / R5	R92 経由
RXD0 / RXD1	PC4 / T4、PC5 / U4	R91 / R90 経由
TX_EN	PB11 / P12	ネット名 PG11 は旧ラベル。実端子は PB11。
TXD0 / TXD1	PG13 / D9、PB13 / U14	全 RMII 信号は AF11

U3 は LAN8742A-CZ-TR。Y1 は 25 MHz 水晶。PHY pin14 の REFCLKO から MCU へ 50 MHz を供給する構成であり、MCU から RMII クロックを出力しない。PHY pin15 NRST は R104 0Ω を介して MCU 側 NRST に接続され、専用 GPIO で自由にリセットできる構成ではない。

ストラップ	rev58 の実接続	設定確認
PHYAD0	R95 10 kΩ → GND	PHY アドレス 0 を初期候補とし、MDIO で ID を確認。
MODE0 / 1 / 2	R96 / R94 / R97 各 10 kΩ → 3.3 V	全て High。PHY データシートの mode 表と照合。
NINTSEL	R101 10 kΩ → GND	REFCLKO 動作を確認。
REGOFF	R93 10 kΩ → GND	内部 regulator 使用。VDDCR は C45/C46 で安定化。

Zephyr 側は STM32H7 Ethernet MAC、RMII pinctrl、MDIO、採用版で LAN8742A を扱える PHY ドライバを選ぶ。PHY compatible 名は採用版で確認して確定する。MAC address は製造時割当または管理された生成方式を用意する。

リンク確立だけでなく、PHY ID、10/100 Mbps、autonegotiation、link down/up、受信負荷下の DMA/cache 動作を確認する。PHY ストラップ読込中に RX 側端子を MCU から駆動しない。

5　STM32–MAX10 SPI

信号	MCU / ボール	FPGA ボール	33Ω
SPI1 NSS	PA4/U3	C20	R5
SPI1 SCK	PG11/B9	C21	R6
SPI1 MOSI	PB5/A5	C22	R9
SPI2 NSS	PB12/T14	D18	R11
SPI2 SCK	PB10/P11	K21	R10
SPI2 MOSI	PC3/M4	D19	R25
SPI3 NSS	PA15/A14	D21	R8
SPI3 SCK	PC10/A13	K22	R28
SPI3 MOSI	PC12/C12	D22	R29
SPI4 NSS	PE4/D2	A12	R35
SPI4 SCK	PE2/C3	L14	R34
SPI4 MOSI	PE6/E5	E20	R37
SPI4 MISO	PE5/D1	J21	R36

SPI1：FPGA master → MCU slave 受信。SPI2/3：MCU master → FPGA 受信。SPI4：双方向配線で、MCU master を初期案とする。SPI1/2/4 は AF5、SPI3 は AF6。SPI1〜3 に MISO 配線はない。

v4.2.0 STM32 SPI ドライバには slave 経路がある。SPI1 には CONFIG_SPI_SLAVE、SPI_OP_MODE_SLAVE、CONFIG_SPI_STM32_USE_HW_SS を含む設定を確認し、NSS を AF 入力にする。cs-gpios による master 側 CS 出力設定を SPI1 へ流用しない。[Z5]

FPGA が NSS/SCK を開始する前に MCU の受信を arm する。転送長、CPOL/CPHA、bit 順、word 幅、NSS 境界、CRC、timeout、overrun 時の復帰、READY/IRQ との順序を共通仕様にする。DMA 使用は採用版で別途検証する。

20 MHz は設計目標。SPI master の SCK は kernel clock / {2,4,8,16,32,64,128,256}。SPI1/2/3 はクロック源選択を共有し、分周は個別。SPI4/5 は別グループ。SPI1 slave は FPGA が周波数を決める。

6　GPIO・同期・UART・ADC

機能	MCU	FPGA／接続先
READY	PD11/R15	U5 E14
FAULT	PJ11/K14	U5 C12
IRQ	PD12/R16	U5 J11
HEARTBEAT	PK0/J14	U5 C5
外部周期入力	PA0/N5：TIM2 AF1 候補	J7.77、U5 A7、TP2。ACC_96KHZ。
外部 trigger	PD13/R17	J7.79、U5 A8、TP3。
CONF_DONE 監視	PI13/H2	U5 F8。設定完了とアプリ READY を区別。
nSTATUS 監視	PH8/T13	U5 G9。
再 configuration 要求	PB14/U15	R127→U11 gate→nCONFIG。High で FET が nCONFIG を Low にする回路。

上の READY/FAULT/IRQ は FPGA→MCU、HEARTBEAT は MCU→FPGA を実装案とする。能動レベルと watchdog 時間は HDL/API 仕様として固定する。GPIO はピン単位に設定できるが、EXTI は同番号のポートを同時に独立割込み入力へ割り当てられない。PD11 と PJ11、PD12 と他ポート 12 等の競合を避ける。

J8 GPIO0〜15 は PLC 側 DI へ出力、GPIO16〜31 は PLC 側 DO から入力。複数 GPIO ポートに分散するため、32 bit 同時アクセスとはならない。GPIO 一括更新の原子性が必要なら別途設計する。実端子は添付一覧参照。

UART8 とアナログ端子

J8.70 は PJ8/N13（通常 UART8_TX）、J8.72 は PJ9/M14（通常 UART8_RX）。既存マザーボード整理では方向が逆なので、UART8 の tx-rx-swap を使用する案とする。Zephyr v4.2.0 の binding/driver に対応処理がある。[Z6] 実機で片方向ずつ確認する。PF6/PF7 の UART7 は NC、J8.66/68 は基板で短絡済み。RTS/CTS は有効化しない。

J3.2=PC2_C/R1、J3.3=PC3_C/R2 は ADC3 INP0/INP1。PC2SO/PC3SO の analog switch 開放設定を確認する。PC3 は SPI2 MOSI に使用するため、PC3_C との混同を避ける。J1 は PA11/PA12/PG6/PG7 の HRTIM 出力と PG10 fault 入力。

7　Quartus：端子・configuration

ターゲットは MAX 10 / 10M16DCF484I7G。採用 Quartus 版の device support を確認して固定し、.qpf/.qsf/.sdc、HDL、IP 設定、書込手順を一緒に版管理する。添付 QSF は基板配線から抽出した仮の scalar ポート名を使用する。HDL が bus 配列なら同じ物理端子へ名前を変換する。

項目	ハードウェア条件
電源	VCC 1.2 V、VCCA 2.5 V、全 VCCIO 3.3 V。QSF の 3.3-V LVTTL は初期案。駆動電流・slew rate は負荷とタイミングに合わせる。
内部 clock	U13 50 MHz → R130 → U5 N5。QSF 仮名 CLK50。SDC period 20 ns。
外部 clock	J7.75 ACC_12MHZ → U5 M9。J7.77 ACC_96KHZ → U5 A7。施設側の実周波数・位相・停止時挙動を確認。
JTAG	J6：1 TCK、3 TDO、5 TMS、9 TDI、4=3.3 V、2/10=GND。U5 は G2/L4/M5/H2 が TCK/TDI/TDO/TMS。
設定専用信号	nCONFIG H9、nSTATUS G9、CONF_DONE F8、CONFIG_SEL H10、JTAGEN K9。通常 HDL ポートとして QSF へ割り当てていない。
再設定	S2、supervisor、MCU の U11 経由要求、外部 RESET が nCONFIG 側へ接続。初期化中の I/O 状態を通常運転の HDL 状態と混同しない。
書込	JTAG による.sof 試験と、不揮発 configuration を書き込む手順を分ける。内部 flash 方式、image 数、CONFIG_SEL、保護設定は採用 IP/設定で決定する。

Fitter で必ず照合する項目

全ポートの ball 一致、bank 電圧、dual-purpose pin 設定、未使用 pin 設定、configuration 中の pull 状態、clock 入力の専用資源への到達性を確認する。ネットリストの IO_N5 等は KiCad 上の名称であり、それだけで global clock pin 適合を証明しない。

QSF には信号方向や安全出力値を確定する情報はない。未実装機能を自動的に出力にせず、マザーボードのバッファ方向と HDL を照合する。

8　FPGA 外部 I/O とタイミング設計

信号群	接続	方向・用途（基板基準）
DA0〜24	J7 偶数 18〜66	入力：CONVPAT。母板 buffer 設定確認。
DB0〜24	J7 奇数 17〜65	出力：CONVDATA。母板 buffer 設定確認。
DF0〜24	J10 奇数 17〜65	出力：DAC 系。
DG0〜24	J10 偶数 18〜66	入力：feedback 系。
DJ0〜24	J9 偶数 18〜66	出力：CLK 系。
DC0〜19	J10 奇数 67〜99＋J9.68/70/72	出力：DutyOut1。
DD0〜19	J10 偶数 68〜100＋J9.74/76/78	出力：DutyOut2。
DE0〜19	J9 奇数 67〜99＋J9.80/82/84	出力：DutyOut3。
GPI0〜11 / GPO0〜11	J8 偶数 18〜40 / 42〜64	入力 / 出力。
DH 群	J9 奇数 17〜65	NC。HDL 端子を割り当てない。

J7↔CN1B、J8↔CN1A、J9↔CN1D、J10↔CN1C。名称は本基板とマザーボードで区別する。用途は既存の接続用途整理を継承し、信号極性・bit 符号・strobe は旧システム仕様の確認が必要。

SDC と CDC

50 MHz、外部同期、SPI 受信 clock 等を実際の HDL 構成に合わせて定義する。同期入力なら setup/hold と基板遅延から input/output delay の min/max を設定する。値が未提示なので本資料では数値を作らない。

非同期単 bit は同期器、多 bit データは handshake または非同期 FIFO 等を用いる。bus を各 bit の 2 段 FF だけで渡さない。reset 解除を各 clock domain へ同期させる。外部 clock が停止した際の停止検出・出力維持/遮断方針も決める。

SPI2/3/4 の SCK を clock として使うか、50 MHz で oversampling するかは HDL 設計事項。20 MHz SPI に対して 50 MHz では半周期当たり 1.25 サイクルしかなく、単純な oversampling で余裕があると見なさない。

9　実装前に決める項目と受入試験

決定事項	最低限残す情報
バージョン	Zephyr release/commit、SDK、west manifest、Quartus edition/version、device pack、IP 版。
コア分担	M7/M4 の処理、周辺回路所有、共有 RAM、起動順、片側異常時動作。
SPI プロトコル	mode、周波数、word/byte 順、frame 長、CRC、sequence、timeout、READY/IRQ、FIFO 容量。
運転同期	96 kHz ラベルの実周波数、12 MHz の用途、trigger 極性、時刻 0、パタン更新方法。
I/O 定義	出力安全値、enable 条件、PLC 論理、DAC データ形式、DutyOut の単位/範囲。
復旧	MCU 停止、FPGA 再設定、通信断、SDRAM 異常時の停止と復帰条件。

確認順序

1. SWD/JTAG でデバイス ID を読み、内部 RAM 上の最小プログラムと 50 MHz カウンタで起動を確認する。
2. 各電源と HSE/RMII/SDCLK/SPI 実周波数を測定する。
3. SDRAM 全容量・byte lane・DMA/cache を検査する。
4. FPGA–MCU 間 SPI を低速から確認し、負荷を上げて overrun と復帰を試す。
5. 母板との各 I/O を模擬負荷で確認し、極性・bit 順・UART 方向を確定する。
6. Ethernet 受信と制御処理を同時実行し、周期遅延・欠落・停止応答を測定する。

現時点の確認範囲

本資料では rev58 ネットリストから端子を再抽出し、同一 ball への重複割当と同名 HDL ポートを検査した。Zephyr ドライバの該当処理を読んで設定方法を確認した。ビルド、Quartus fitting、静的 timing 解析、実機試験は未実施である。

本基板の目的は既存電源制御の引継ぎとパタンメモリ統合である。Ethernet や OS の都合で制御タイミングを決めず、施設側同期と出力更新の関係を先に固定する。

10　参照資料と設定例の扱い

基板接続：JPARC_PS_FB_BOARD_rev58_corrected.zip 内の checks/final_netlist.xml、各 kicad_sch、PCB。旧版の端子表ではなく、現行ネットリストを添付データの出典とした。

既存資料：技術説明書 v1、STM32_pin_review_rev53、SDRAM_review_rev53、BOOT0_NUCLEO_review_rev54、Connector_usage_rev58。旧版レビューの UART7 等の記載は rev58 で更新した。

Z1 Zephyr v4.2.0 NUCLEO DTS
https://github.com/zephyrproject-rtos/zephyr/blob/v4.2.0/boards/st/nucleo_h745zi_q/nucleo_h745zi_q_stm32h745xx_m7.dts

Z2 STM32H7 power binding（latest）
https://docs.zephyrproject.org/latest/build/dts/api/bindings/power/st,stm32h7-pwr.html

Z3 HSE binding（latest）
https://docs.zephyrproject.org/latest/build/dts/api/bindings/clock/st,stm32-hse-clock.html

Z4 v4.2.0 SDRAM driver / binding
https://github.com/zephyrproject-rtos/zephyr/blob/v4.2.0/drivers/memc/memc_stm32_sdram.c

Z5 v4.2.0 STM32 SPI driver
https://github.com/zephyrproject-rtos/zephyr/blob/v4.2.0/drivers/spi/spi_ll_stm32.c

Z6 v4.2.0 STM32 UART driver
https://github.com/zephyrproject-rtos/zephyr/blob/v4.2.0/drivers/serial/uart_stm32.c

ST DS12923 STM32H745
https://www.st.com/resource/en/datasheet/stm32h745zi.pdf

ISSI IS42/45S32400J
添付 42-45S32400J.pdf。Rev B1、2025-02-06。

Zephyr の latest は固定 release ではない。power-supply 等の新しい binding と v4.2.0 の実装を混在させて、そのままビルドできる設定とはしていない。採用版で対応する設定を一つに統一する。

Quartus 専用端子の有効化、pin capability、device support、configuration mode の最終判断は採用版のデバイス資料と Fitter で行う。今回、Quartus による受理確認は行っていない。