

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
ДЕРЖАВНИЙ ВИЩИЙ НАВЧАЛЬНИЙ ЗАКЛАД
«УЖГОРОДСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ»
ІНЖЕНЕРНО-ТЕХНІЧНИЙ ФАКУЛЬТЕТ
КАФЕДРА КОМП'ЮТЕРНИХ СИСТЕМ ТА МЕРЕЖ

ЗВІТ

до лабораторної роботи №1
з дисципліни “Технології проектування комп'ютерних систем”

Студента 4 курсу
Спеціальності 123 –
“Комп'ютерна інженерія”
Кузана Дениса Вікторовича

м. Ужгород – 2026 р.

Лабораторна робота №1

Хід виконання індивідуального завдання(варіант 7)

Тема: Дослідження цифрових компонентів стандартних бібліотек середовища Active-HDL

Мета: навчитися працювати з бібліотеками в середовищі Active-HDL та дослідити роботу типових цифрових компонентів стандартної бібліотеки середовища Active-HDL lat_vhd

Завдання Дослідити деякий компонент з бібліотеки lat_vhd. Скласти його схему, скомпілювати і виконати симуляцію. Компонент для дослідження наведено в таблиці 1.

Таблиця 1 – Варіант завдання

Номер варіанту	Функціональне призначення елемента	Назва елемента в бібліотеці lat_vhd
7	Чотирирозрядний мультиплексор	mux4

Чотирирозрядний мультиплексор є комбінаційним цифровим пристроєм, призначеним для керування цифровими сигналами з одного із чотирьох вхідних інформаційних каналів на один спільний вихід. Його функціонування базується на принципі вибору активного вхідного каналу, який здійснюється за допомогою двобітного керуючого селекторного сигналу, чотири двійкові комбінації якого відповідають номерам вхідних ліній.




Рисунок 1 – Схема чотирирозрядного мультиплексора




Рисунок 2 – Симуляція схеми чотирирозрядного мультиплексора

Лістинг коду:

```

-----
-----
--
-- Title      :
-- Design     : lab1
-- Author     :
-- Company    :
--
-----
-----
--
-- File                                             :
C:\My_Designs\lab1_TPCS\lab1\compile\Container.vhd
-- Generated  : Tue Sep 29 09:30:16 2026
-- From                                              :
C:\My_Designs\lab1_TPCS\lab1\src\Container.bde
-- By        : Bde2Vhdl ver. 2.6
--
-----
-----

```

```

--
-- Description :
--
-----
-----
-- Design unit header --
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_signed.all;
use IEEE.std_logic_unsigned.all;

entity Container is
    port(
        my_d : in STD_LOGIC_VECTOR(3 downto 0);
        my_y : out STD_LOGIC;
        my_sel : in STD_LOGIC_VECTOR(1 downto 0)
    );
end Container;

architecture Container of Container is

---- Component declarations ----

component mux4
    port(
        d0 : in STD_LOGIC;
        d1 : in STD_LOGIC;
        d2 : in STD_LOGIC;
        d3 : in STD_LOGIC;
        sel : in STD_LOGIC_VECTOR(1 downto 0);
        y : out STD_LOGIC
    );
end component;

begin

---- Component instantiations ----

U1 : mux4
    port map(
        d0 => my_d(0),
        d1 => my_d(1),
        d2 => my_d(2),

```

```
        d3 => my_d(3),  
        sel => my_sel,  
        y => my_y  
    );  
  
end Container;
```

Висновки: У ході виконання лабораторної роботи №1 було засвоєно практичні навички роботи з бібліотеками елементів у середовищі автоматизованого проектування **Active-HDL** та досліджено роботу чотирирозрядного мультиплексора mux4 із бібліотеки lat_vhd.