

TCAD 기반 1 μm CMOS LDMOS의 공정 변수에 따른 BV-Ron Trade-off 분석

최정은, 박관홍, 우정표

고려대학교, 지능형반도체공학과, 전자기계융합학과
e-mail : jungun7946@gmail.com

요약문

전력 회로, RF 회로, 자동차 전장 회로에서는 높은 drain 전압을 안정적으로 견디면서도 낮은 on-resistance를 갖는 고전압 소자가 필요하다. LDMOS는 channel과 drain 사이에 N-well drift region을 두어 drain 전압을 분산시키고, LOCOS field oxide와 field plate 구조를 통해 표면 electric field 집중을 완화할 수 있는 소자이다. 본 논문에서는 1 μm CMOS 공정 기반 single-RESURF nLDMOS 구조를 참고하여 Silvaco TCAD 기반 LDMOS 구조를 구현하였다. 이후 N-well doping dose와 LOCOS 산화 시간을 주요 공정 변수로 설정하고, Id-Vg, Id-Vd, breakdown voltage, on-resistance, electric field 특성을 분석하였다. 시뮬레이션 결과 N-well 농도와 LOCOS 조건은 drift region resistance와 electric field 분포를 변화시키며, 이로 인해 BV와 Ron 사이의 trade-off가 발생함을 확인하였다.

I. 서론

전력 회로와 RF 회로, 자동차 전장 회로에서는 일반적인 logic MOSFET보다 높은 drain 전압을 견딜 수 있는 소자가 요구된다. 이러한 회로에서는 단순히 전류가 잘 흐르는 것뿐만 아니라, OFF 상태에서 높은 drain voltage를 견디는 breakdown voltage와 ON 상태에서 전류 손실을 줄일 수 있는 낮은 on-resistance가 모두 중요하다. 고전압 소자를 별도의 공정으로 제작하면 공정 복잡도와 비용이 증가할 수 있으므로, 기존 CMOS 공정과 호환 가능한 고전압 소자 구조가 필요하다.

LDMOS는 이러한 요구를 만족시키기 위해 사용되는 lateral power MOSFET 구조이다. LDMOS는 source에서 drain 방향으로 전류가 lateral하게 흐르며, channel과 drain 사이의 N-well drift region을 이용하여 높은 drain 전압을 넓은 영역에 분산시킨다. 또한 LOCOS field oxide와 field plate 구조는 표면 electric field 집중을 완화하여 breakdown voltage 향상에 기여할 수 있다[1].

그러나 LDMOS에서는 BV와 Ron 사이에 trade-off가 발생한다. Drift region의 농도를 낮추면 depletion region이 넓게 확장되어 BV 확보에는 유리하지만, 전류 경로의 저항이 증가하여 Ron이 커질 수 있다. 반대로 drift region의 농도를 높이면 Ron은 감소하지만, electric field가 국부적으로 집중되어 BV가 낮아질 수 있다. 따라서 LDMOS 설계에서는 단순히 BV만 높이는 것이 아니라, BV와 Ron의 균형점을 찾는 것이 중요하다.

본 연구에서는 1 μm CMOS 공정 기반 single-RESURF nLDMOS 논문을 참고하여 Silvaco TCAD 기반 LDMOS 구조를 구현하였다[1]. 이후 N-well doping dose와 LOCOS 산화 시간을 변화시키며 BV, Ron, FOM, Id-Vg, Id-Vd, E-field를 분석하였다. 이를 통해 공정 변수 변화가 LDMOS의 drift region resistance와 electric field 분포에 어떤 영향을 주는지 확인하고, BV-Ron trade-off 관점에서 상대적 최적 조건을 도출하고자 하였다.




Figure 1. nLDMOS 구조와 주요 영역, P-well, N-well, NLDD, LOCOS, bird's beak, poly gate, source, drain

II. 본론

2.1 LDMOS 구조 및 동작 원리

LDMOS의 핵심 구조는 source, channel, N-well drift region, drain으로 이어지는 lateral current path이다. 일반 MOSFET에서는 drain 전압이 channel 근처에 강하게 집중될 수 있지만, LDMOS에서는 channel과 drain 사이에 drift region을 두어 drain 전압을 넓은 영역으로 분산시킨다. 이로 인해 고전압 동작에서 소자가 견딜 수 있는 breakdown voltage가 증가할 수 있다.

Drift region은 BV와 Ron을 동시에 결정하는 영역이다. Drift region의 doping 농도가 낮으면 depletion region이 넓게 형성되어 electric field가 분산되므로 BV에는 유리하다. 그러나 낮은 carrier concentration 때문에 drift region resistance가 커지고, 이로 인해 Ron이 증가한다. 반대로 drift region의 doping 농도가 높으면 electron concentration이 증가하여 drift region resistance가 감소하고 Ron은 낮아진다. 하지만 depletion region이 충분히 확장되지 못해 electric field가 P-well/N-well junction, LOCOS bird's beak, drain-side junction 부근에 집중될 수 있으며, 그 결과 BV가 감소할 수 있다.

LOCOS field oxide는 silicon 표면의 특정 영역을 선택적으로 산화시켜 형성한 두꺼운 SiO₂ field oxide이다. LDMOS에서는 LOCOS field oxide가 drift region 표면의 electric field를 완화하는 역할을 한다. 또한 polysilicon gate가 LOCOS oxide 위로 연장된 부분은 field plate 역할을 하여 drain 쪽 전계가 한 지점에 집중되는 현상을 완화할 수 있다. 본 연구에서는 이러한 LDMOS 구조를 바탕으로 N-well doping dose와 LOCOS 산화 시간이 BV와 Ron에 미치는 영향을 분

석하였다.

2.2 참고 논문 공정 조건과 본 연구의 적용 범위
참고 논문에서는 1 μm CMOS 공정 기반 single-RESURF nLDMOS 구조를 제시하였다. 공개된 주요 공정 조건은 substrate $5 \times 10^{14} \text{ cm}^{-3}$, N-well implant $1.3 \times 10^{13} \text{ cm}^{-2}$ at 150 keV, P-well implant $3.7 \times 10^{13} \text{ cm}^{-2}$ at 160 keV, drive-in 1150°C 120 min, LOCOS 960°C 240 min, Vt implant $2 \times 10^{12} \text{ cm}^{-2}$ at 25 keV, poly thickness 0.5 μm , poly doping $5 \times 10^{19} \text{ cm}^{-3}$ 이다[1].

여기서 substrate와 poly doping은 volume concentration인 cm^{-3} 단위이고, N-well, P-well, Vt implant는 ion implantation dose인 cm^{-2} 단위이다. 따라서 N-well 1.3×10^{13} 값은 최종 N-well 부피 농도가 아니라 implant dose를 의미한다. 실제 최종 doping profile은 implantation 이후 drive-in, anneal, diffusion 과정을 통해 결정된다.

참고 논문은 Sentaurus SProcess와 SDevice를 사용하여 구조와 전기적 특성을 분석하였다[1]. 반면 본 연구에서는 Silvaco ATHENA를 이용하여 공정 구조를 구현하고, ATLAS를 이용하여 전기적 특성을 추출하였다[2],[3]. 따라서 동일한 LDMOS 구조 개념을 참고하였더라도 tool, mesh, oxidation model, diffusion model, mobility model, impact ionization model, electrode 설정, BV 추출 기준 차이로 인해 결과의 절대값은 달라질 수 있다.

또한 참고 논문에는 일부 세부 공정 조건이 제한적으로 제시되어 있다. 특히 N+ source/drain implant, LDD의 세부 energy, spacer 공정 조건, 최종 anneal 조건 등은 실제 구현 과정에서 추가 가정이 필요하였다. 따라서 본 연구의 목적은 참고 논문의 BV와 Ron을 정량적으로 완전히 재현하는 것이 아니라, 동일한 TCAD 조건에서 N-well doping과 LOCOS 시간이 BV-Ron trade-off에 미치는 상대적 경향성을 분석하는 데 있다.

Parameter	Value
Substrate	$5 \times 10^{14} \text{ cm}^{-3}$
N-well implant	$1.3 \times 10^{13} \text{ cm}^{-2}$ at 150 keV
P-well implant	$3.7 \times 10^{13} \text{ cm}^{-2}$ at 160 keV
Drive-in	1150°C, 120 min
LOCOS	960°C, 240 min
Vt implant	$2 \times 10^{12} \text{ cm}^{-2}$ at 25 keV
Poly thickness	0.5 μm
Poly doping	$5 \times 10^{19} \text{ cm}^{-3}$

Table 1. 주요 공정 조건. N-well, P-well, Vt implant 값은 최종 농도가 아닌 ion implantation dose.

2.3 TCAD 공정 구현 흐름

본 연구의 공정 시뮬레이션은 ATHENA에서 진행하였다[2]. 전체 공정은 well formation, LOCOS formation, gate/LDD/spacer formation, source/drain/body formation의 순서로 구성하였다. 먼저 p-type silicon substrate를 정의하고, N-well과 P-well implant를 통해 drift region과 channel 영역을 형성하였다. 이후 1150°C 120 min 조건의 drive-in 공정을 통해 well profile을 확산시켰다.

다음으로 LOCOS formation을 수행하였다. Pad oxide를 형성한 뒤 nitride mask를 증착하고, LOCOS가 형성될 영역을 열어 wet oxidation을 진행하였다. 본 연구에서는 LOCOS 산화 시간을 80 min, 160 min, 240 min, 320 min으로 변화시켜 field oxide 형성과 bird's beak 확장에 따른 전기적 특성 변화를 비교하였다.

이후 V_t adjust implant, gate oxide 형성, polysilicon gate 형성을 진행하였다. Polysilicon gate는 channel 위뿐만 아니라 LOCOS oxide 위로 연장되도록 구현하여 field plate 역할을 하도록 하였다. 이후 boron LDD와 arsenic NLDD를 형성하였다. 본 연구에서 NLDD는 arsenic dose $1.0 \times 10^{15} \text{ cm}^{-2}$, energy 40 keV 조건으로 설정하였고, N+ source/drain은 arsenic dose $5.0 \times 10^{15} \text{ cm}^{-2}$, energy 60 keV 조건으로 설정하였다. 따라서 NLDD는 N+ source/drain보다 낮은 dose와 낮은 energy로 형성된 extension 영역으로 설계하였다. 마지막으로 N+ source/drain과 P+ body implant를 수행하고 anneal을 적용하여 최종 LDMOS 구조를 완성하였다. 완성된 구조에서는 P-well, N-well drift region, LOCOS field oxide, polysilicon gate, NLDD, N+ source/drain, P+ body 영역이 형성되었다. 특히 drain 방향으로 긴 N-well drift region이 형성되어 drain 전압을 분산할 수 있는 LDMOS 구조가 구현되었다.




Figure 2. LDMOS 공정 구현 Flow




Figure 3. LDMOS structure at N-well dose of $1.3 \times 10^{15} \text{ cm}^{-2}$ and LOCOS time of 240 min




Figure 4. Net doping profile at N-well dose of $1.3 \times 10^{15} \text{ cm}^{-2}$ and LOCOS time of 240 min

2.4 ATLAS 전기적 특성 분석 모델과 추출 조건

공정 시뮬레이션으로 얻은 최종 구조는 ATLAS로 전달하여 전기적 특성을 분석하였다[3]. 본 연구에서 사용한 주요 물리 모델은 SRH recombination, Auger recombination, CVT mobility, field-dependent mobility, bandgap narrowing이다. Breakdown simulation과 E-field simulation에서는 impact ionization을 반영하기 위해 SELB impact model을 추가로 사용하였다. 수치 해석은 Newton method를 기반으로 진행하였고, trap과 autnor 옵션을 사용하여 수렴성을 확보하였다.

I_d - V_g 분석에서는 VDS를 0.1 V로 설정한 뒤 VGS를 0 V에서 10 V까지 증가시키며 drain current를 추출하였다. 이 결과를 이용하여 I_{off} , I_{on} , I_{on}/I_{off} ratio, V_{th} , g_m , SS를 계산하였다. I_{off} 는 $V_{GS} = 0 \text{ V}$ 에서의 drain current로 정의하였고, I_{on} 은 $V_{GS} = 10 \text{ V}$ 에서의 drain current로 정의하였다. V_{th} 는 constant current method와 maximum slope method를 이용하여 추출하였고, g_m 은 I_d - V_g curve의 최대 기울기에서 계

산하였다. SS는 log scale의 Id-Vg curve에서 subthreshold 구간의 기울기를 이용하여 계산하였다. Ron 분석에서는 VGS = 10 V 조건에서 VDS를 0 V에서 1 V까지 증가시키며 low VDS 영역의 drain current를 추출하였다. 본 연구에서는 VDS = 0.1 V에서의 drain current를 기준으로 Ron을 계산하였다. ATLAS 2D current는 1 μm width 기준 전류로 해석하였고, W = 100 μm 소자로 환산하기 위해 current에 100을 곱하였다. Specific on-resistance는 width-normalized Ron과 active length를 이용하여 $\text{m}\Omega\cdot\text{mm}^2$ 단위로 계산하였다.

BV 분석에서는 VGS = 0 V의 OFF 상태에서 drain voltage를 증가시키며 drain current 변화를 확인하였다. Breakdown simulation에는 SRH, Auger, CVT, field-dependent mobility, bandgap narrowing, SELB impact ionization model을 적용하였다. 본 연구의 BV는 수식으로 직접 계산한 값이 아니라, drain voltage sweep에서 drain current가 급격히 증가하는 지점을 기준으로 판독한 값이다. 일부 조건에서는 breakdown 근처에서 current spike와 convergence instability가 나타났기 때문에, BV 절대값보다는 동일한 추출 기준 내에서의 상대적 경향성을 중심으로 해석하였다.

E-field 분석에서는 VGS = 10 V, VDS = 30 V 조건에서 electric field, potential, impact ionization, electron current, hole current를 output으로 저장하였다. 이 조건은 BV 추출 조건과 동일하지 않다. BV는 VGS = 0 V에서 drain voltage를 증가시키며 추출하였고, E-field는 고전압 인가 시 전계가 집중될 수 있는 구조적 취약 영역을 확인하기 위한 보조 분석으로 사용하였다.

Simulation	Condition	Extracted / Note
Id-Vg	VDS = 0.1 V, VGS = 0 ~ 10 V	Vth, SS, Ion, Ioff, gm
Id-Vd	VGS = 2, 4, 6, 8, 10 V, VDS = 0 ~ 30 V	-
Ron	VGS = 10 V, VDS = 0.1 V	Ron = VDS / IDS
BV	VGS = 0 V, VDS 증가	Breakdown Voltage
E-field	VGS = 10 V, VDS = 30 V	전계 분포 확인
Width scaling	2D current를 1 μm width 기준으로 보고 W = 100 μm 환산	

Table 2. ATLAS 분석 조건 및 추출 항목

2.5 기존 연구와 본 연구의 TCAD 모델 비교

선행 연구에서는 Sentaurus SProcess와 SDevice를 이용하여 1 μm CMOS 공정 기반 nLDMOS의 구조와 전기적 특성을 분석하였다[1]. 해당 연구에서는 hydrodynamic transport model, Fermi statistics, density quantization model, inversion-accumulation mobility model, Hänsch high-field saturation model, doping and temperature-dependent SRH, Auger, UniBo avalanche, OldSlotboom bandgap narrowing

등을 적용하였다. 이러한 모델은 carrier transport, high-field saturation, avalanche generation, bandgap narrowing, temperature dependence를 비교적 정밀하게 반영하기 위한 것이다.

본 연구에서는 Silvaco ATHENA를 이용하여 공정 구조를 구현하고, ATLAS를 이용하여 전기적 특성을 추출하였다[2],[3]. ATLAS 분석에서는 SRH recombination, Auger recombination, CVT mobility, field-dependent mobility, bandgap narrowing을 기본 모델로 사용하였다. 또한 breakdown voltage와 electric field 분석에서는 impact ionization을 반영하기 위해 SELB impact model을 추가로 적용하였다.

기존 연구와 본 연구는 모두 LDMOS의 고전압 특성을 해석한다는 공통점이 있지만, 사용한 TCAD tool과 물리 모델에는 차이가 있다. 특히 breakdown voltage는 impact ionization model, high-field mobility model, mesh density, thermal effect 반영 여부에 민감하게 변화한다. 따라서 두 결과 사이의 BV 절대값 차이는 단순한 공정 조건 차이뿐만 아니라 모델 구성 차이에 의해서도 발생할 수 있다.

또한 선행 연구에서는 electrothermal behavior와 RF 특성까지 함께 고려하였다[1]. 반면 본 연구는 DC 특성과 공정 변수 변화에 따른 BV-Ron trade-off 분석에 초점을 두었다. 따라서 본 연구의 결과는 기존 연구의 정량적 제현값이라기보다는, 동일한 ATLAS 해석 조건에서 N-well doping dose와 LOCOS 산화 시간이 LDMOS 특성에 미치는 상대적 경향성을 확인한 결과로 해석하는 것이 타당하다.

구분	참고 논문	본 연구
Tool	Sentaurus SProcess/SDevice	Silvaco ATHENA/ATLAS
Transport	Hydrodynamic	Drift-diffusion 기반 ATLAS
Mobility	Inversion-Accumulation, Hänsch high-field	CVT, FLDMOB
Avalanche	UniBo avalanche	SELB impact
Thermal	Electrothermal 고려	DC 중심
해석 목적	정량적 소자 성능 제시	공정 변수에 따른 상대 경향 분석

Table 3. 선행 논문과 본 연구의 TCAD 모델 차이

2.6 Id-Vg, Id-Vd 및 기본 동작 검증

Id-Vg 분석 결과 VGS가 증가할수록 drain current가 증가하는 정상적인 nLDMOS transfer characteristic이 확인되었다. 이는 구현된 구조에서 gate voltage에 의해 channel이 형성되고, source에서 channel과 N-well drift region을 거쳐 drain으로 전류가 흐르는 기본적인 nLDMOS 동작이 이루어졌음을 의미한다.

Id-Vd 분석에서도 VGS가 증가할수록 drain current가 증가하는 output characteristic이 확인되었다. 특히 고농도 N-well 조건에서는 같은 VDS에서 전체 current level이 증가하는 경향을 보였다. 이는 N-well doping

dose 증가로 drift region의 electron concentration이 증가하고, 이에 따라 drift region resistance가 감소하여 current path가 개선되었기 때문으로 해석된다.

Table 4는 LOCOS time 240 min 조건에서 N-well dose 변화에 따른 V_{th} , I_{on} , I_{off} , g_m 값을 정리한 결과이다. V_{th} 는 0.585083 V에서 0.625278 V 범위로 유지되어 N-well dose 변화에 따른 문턱전압 변화가 크지 않음을 확인하였다. I_{off} 는 6.73601×10^{-14} A/ μm 에서 1.01160×10^{-13} A/ μm 수준으로 낮게 유지되었으며, 모든 조건에서 off-state leakage가 크게 증가하지 않았다.

반면 I_{on} 과 g_m 은 고농도 N-well 조건에서 증가하는 경향을 보였다. I_{on} 은 1.3×10^{13} cm $^{-2}$ 조건에서 2.07671×10^{-6} A/ μm 로 가장 낮았으나, 3.0×10^{13} cm $^{-2}$ 이상에서는 N-well dose가 증가함에 따라 7.30006×10^{-6} A/ μm , 1.01801×10^{-5} A/ μm , 1.42671×10^{-5} A/ μm 로 증가하였다. g_m 역시 1.3×10^{13} cm $^{-2}$ 조건에서 1.25060×10^{-6} S/ μm 로 가장 낮았지만, 고농도 조건으로 갈수록 5.64636×10^{-6} S/ μm 까지 증가하였다.

이러한 결과는 N-well dose 변화가 channel의 문턱전압이나 off-state leakage보다는 drift region resistance와 current driving ability에 더 큰 영향을 준다는 것을 의미한다. 즉, N-well dose가 증가하면 drift region resistance가 감소하여 I_{on} 과 g_m 이 증가할 수 있지만, 이후 BV 분석에서 확인되듯이 depletion region 축소와 electric field 집중으로 인해 breakdown voltage는 감소할 수 있다. 따라서 N-well dose는 LDMOS의 current drive와 BV-Ron trade-off를 동시에 결정하는 핵심 공정 변수로 해석된다.




Figure 5. ID-VG curve at N-well dose of 1.3×10^{13} cm $^{-2}$ and LOCOS time of 240 min




Figure 6. ID-VD curve at N-well dose of 1.3×10^{13} cm $^{-2}$ and LOCOS time of 240 min

N-well dose cm $^{-2}$	V_{th} V	I_{on} A/ μm	I_{off} A/ μm	g_m S/ μm
1.0×10^{13}	0.614958	2.98432×10^{-6}	6.80279×10^{-14}	2.71681×10^{-6}
1.3×10^{13}	0.625278	2.07671×10^{-6}	6.73601×10^{-14}	1.25060×10^{-6}
3.0×10^{13}	0.591534	7.30006×10^{-6}	8.96244×10^{-14}	4.79940×10^{-6}
5.0×10^{13}	0.598901	1.01801×10^{-5}	8.60165×10^{-14}	5.21870×10^{-6}
8.0×10^{13}	0.585083	1.42671×10^{-5}	1.01160×10^{-13}	5.64636×10^{-6}

Table 4. Extracted electrical parameters for different N-well doses at LOCOS time of 240 min

2.7 N-well doping 농도에 따른 BV-Ron trade-off

N-well doping 농도는 drift region의 carrier concentration을 직접적으로 변화시키는 변수이다. N-well 농도가 낮은 경우 drift region resistance가 크기 때문에 Ron이 증가하고 Ion은 감소한다. 그러나 depletion region이 넓게 형성될 수 있어 electric field가 넓은 영역에 분산되며 BV 확보에는 유리하다.

반대로 N-well 농도가 증가하면 drift region의 electron concentration이 증가하고 resistance가 감소한다. 이에 따라 Ron은 감소하고 Ion과 gm은 증가한다. 그러나 농도가 너무 높으면 depletion region이 좁아지고 electric field가 P-well/N-well junction, LOCOS bird's beak, field plate edge, drain-side junction 부근에 집중된다. 이 경우 impact ionization이 더 낮은 drain voltage에서 강해질 수 있으므로 BV가 감소한다.

본 연구의 결과에서도 고농도 조건에서는 Ron이 낮아지는 경향이 나타났지만, BV는 낮아지는 경향을 보였다. 따라서 N-well doping을 증가시키는 것은 current driving ability와 Ron 측면에서는 유리하지만, BV 측면에서는 불리하게 작용할 수 있다. 이로 인해 LDMOS 설계에서는 N-well 농도를 무조건 높이는 것이 아니라, BV와 Ron이 균형을 이루는 중간 농도를

찾는 것이 중요하다.

2.8 LOCOS 산화 시간에 따른 BV-Ron trade-off
LOCOS 산화 시간은 field oxide 두께와 bird's beak 구조에 영향을 준다. LOCOS 산화 시간이 길어지면 field oxide가 두꺼워져 표면 electric field 완화에는 유리할 수 있다. 이 경우 drain 전압이 표면의 특정 지점에 집중되는 현상이 완화되어 BV가 유지되거나 일부 증가할 수 있다.

그러나 LOCOS 시간이 길어지면 bird's beak가 확장되고 current path가 변화한다. 특히 drift region 표면에서 전류가 흐르는 경로가 제한되거나 길어질 수 있으며, 그 결과 drift region resistance와 Ron이 증가할 수 있다. 본 연구 결과에서도 LOCOS 시간이 증가하면 BV는 유지되거나 일부 증가하는 경우가 있었지만, Ron 증가가 더 크게 작용하여 FOM이 감소하는 조건이 많았다.

따라서 LOCOS는 BV 향상에 도움을 줄 수 있는 구조이지만, 산화 시간을 과도하게 증가시키는 것이 항상 좋은 결과를 만들지는 않는다. LOCOS 산화 시간은 electric field 완화와 current path resistance 사이의 균형을 고려하여 설정해야 한다.

n-well doping 농도	LOCOS 80 min	LOCOS 160 min	LOCOS 240 min	LOCOS 320 min
$1.0 \times 10^{13} \text{ cm}^{-3}$	FOM: 31.62 BV: 83 V / Ron: 217.81	FOM: 21.10 BV: 85 V / Ron: 342.22	FOM: 18.69 BV: 90 V / Ron: 434.74	FOM: 18.79 BV: 100 V / Ron: 531.98
$1.3 \times 10^{13} \text{ cm}^{-3}$	FOM: 80.54 BV: 123.3 V / Ron: 188.77	FOM: 51.02 BV: 122.84 V / Ron: 295.84	FOM: 32.76 BV: 122 V / Ron: 454.34	FOM: 31.98 BV: 125.8 V / Ron: 494.87
$3.0 \times 10^{13} \text{ cm}^{-3}$	FOM: 10.704 BV: 34.2 V / Ron: 109.27	FOM: 8.830 BV: 35 V / Ron: 138.72	FOM: 9.674 BV: 38.5 V / Ron: 153.21	FOM: 9.056 BV: 40 V / Ron: 176.67
$5.0 \times 10^{13} \text{ cm}^{-3}$	FOM: 10.538 BV: 29 V / Ron: 79.80	FOM: 4.4265 BV: 21 V / Ron: 99.62	FOM: 5.028 BV: 23.3 V / Ron: 107.96	FOM: 5.0879 BV: 23.5 V / Ron: 108.54
$8.0 \times 10^{13} \text{ cm}^{-3}$	FOM: 4.947 BV: 18 V / Ron: 66.96	FOM: 13.05 BV: 30.8 V / Ron: 72.63	FOM: 6.00 BV: 21.5 V / Ron: 77.03	FOM: 3.980 BV: 18 V / Ron: 81.40

Table 5. N-well doping 농도와 LOCOS 시간에 따른 BV, Ron, FOM 비교

2.9 E-field 분석과 전계 집중 위치

E-field 분석은 BV를 직접 추출하기 위한 분석이 아니라, 구조 내부에서 electric field가 어디에 집중되는지를 확인하기 위한 분석이다. LDMOS에서는 breakdown voltage가 단순히 전체 drain 전압의 크기만으로 결정되는 것이 아니라, 소자 내부에서 electric field가 어느 위치에 얼마나 집중되는지에 크게 영향을 받는다. 특히 P-well/N-well junction, LOCOS bird's beak, field plate edge, drain-side junction과 같이 도핑 농도나 물질 경계가 급격히 변하는 영역에서는 potential gradient가 커질 수 있으며, 이 지점에서 impact ionization이 먼저 증가할 가능성이 있다. 따라서 E-field 분포를 분석하면 BV가 감소하는 원인을 단순한 수치 결과가 아니라 구조적 관점에서 해석할 수

있다. 본 연구에서는 N-well doping과 LOCOS 산화 시간이 drift region의 전압 분산과 전계 집중에 어떤 영향을 주는지 확인하기 위해 E-field 분석을 수행하였다. 본 연구에서는 VGS = 10 V, VDS = 30 V 조건에서 $y = 0.3 \mu\text{m}$ cutline을 기준으로 electric field 분포를 확인하였다. 이 조건은 BV 추출 조건인 VGS = 0 V와 다르기 때문에, E-field peak를 breakdown 발생 위치로 단정할 수는 없다.

E-field cutline에서는 $x = 4.2 \mu\text{m}$ 부터 $x = 9.6 \mu\text{m}$ 사이의 N-well drift region에 electric field가 넓게 분포하였다. 이는 drain 전압이 한 지점에서 급격히 떨어지는 것이 아니라 drift region을 따라 분산되고 있음을 의미한다. 또한 P-well/N-well junction 부근, LOCOS bird's beak 부근, field plate edge 부근, drain-side drift/drain junction 부근에서 peak가 관찰되었다. 이러한 peak는 도핑 경계, 산화막 경계, 구조적 edge 부근에서 potential gradient가 커지기 때문에 발생한다.

N-well 농도가 낮은 조건에서는 depletion region이 넓게 확장되어 electric field가 비교적 넓은 영역에 분산될 수 있다. 반면 N-well 농도가 높은 조건에서는 depletion region이 좁아지고 electric field가 국부적으로 집중되기 쉽다. 따라서 고농도 조건에서 BV가 감소하는 경향은 E-field 집중 증가와 연결하여 해석할 수 있다.




Figure 7. LDMOS electric field 분포

2.10 BV 절대값 과대평가에 대한 해석

본 연구에서 일부 조건의 BV는 참고 논문에서 제시된 22 V보다 훨씬 높은 100 V 이상으로 나타났다. 그러나 이 값을 참고 논문 구조의 정량적 재현 결과로 해석하기는 어렵다. 참고 논문은 VGS = 0 V에서 continuation method를 이용하여 BV를 추출하였고, 약 10^{-11} A 부근에서 VDS = 22 V를 breakdown voltage로 제시하였다[1]. 반면 본 연구에서는 ATLAS

voltage sweep 결과에서 drain current가 급격히 상승하는 지점을 기준으로 BV를 판독하였다. 이 방식은 breakdown 근처에서 current spike나 convergence instability의 영향을 받을 수 있다.

BV가 높게 나타난 첫 번째 원인은 구조 차이이다. 본 연구에서는 공개되지 않은 공정 조건을 가정하여 구현하였기 때문에 실제 논문 구조와 drift region profile, junction depth, N+ drain 확산, LOCOS bird's beak, field plate 위치가 완전히 같지 않다. Drift region이 논문보다 더 넓게 depletion되거나 drain-side 전계 집중이 약하게 형성되면 BV가 과대평가될 수 있다.

두 번째 원인은 model 차이이다. Breakdown voltage는 impact ionization model과 high-field mobility model에 매우 민감하다. 참고 논문에서는 UniBo avalanche와 hydrodynamic transport model 등을 사용하였지만[1], 본 연구에서는 SELB impact ionization model과 ATLAS의 mobility model 조합을 사용하였다[3]. 이 차이는 avalanche generation rate와 current 증가 시점에 영향을 줄 수 있다.

세 번째 원인은 thermal effect와 reliability effect의 미반영이다. 실제 LDMOS에서는 self-heating, hot carrier degradation, parasitic BJT, SOA 특성이 breakdown과 reliability에 영향을 줄 수 있다[1]. 본 연구에서는 DC 특성과 공정 변수 변화에 초점을 두었기 때문에 이러한 효과를 충분히 반영하지 않았다. 따라서 100V 이상의 BV는 실제 소자의 보장된 breakdown voltage라기보다, 본 시뮬레이션 조건에서 계산된 상대 비교값으로 해석해야 한다.

다만 100V 이상이라는 값이 물리적으로 완전히 불가능하다는 의미는 아니다. 참고 논문에서도 RESURF 원리를 더 잘 활용하고 implant energy 조정이나 double-gate design과 같은 추가 설계를 적용하면 BV를 120V 수준까지 향상시킬 수 있다고 언급하였다[1]. 그러나 본 연구는 해당 추가 설계까지 정밀하게 구현한 것이 아니므로, 높은 BV 결과는 참고 논문과 동일한 구조의 정량적 재현값이 아니라 공정 가정, 모델 차이, 추출 기준 차이가 반영된 결과로 보는 것이 타당하다.

III. 구현

본 연구에서는 선행 논문의 LDMOS 구조를 기반으로 Silvaco ATHENA와 ATLAS를 이용하여 TCAD 시뮬레이션을 수행하였다[2],[3]. ATHENA에서는 well formation, LOCOS formation, gate/LDD/spacer formation, source/drain/body formation 순서로 공정을

구현하였다. ATLAS에서는 구현된 구조를 이용하여 Id-Vg, Id-Vd, Ron, BV, E-field를 분석하였다.

공정 변수는 N-well doping dose와 LOCOS 산화 시간으로 설정하였다. N-well doping dose는 1.0×10^{13} , 1.3×10^{13} , 3.0×10^{13} , 5.0×10^{13} , $8.0 \times 10^{13} \text{ cm}^{-2}$ 로 변화시켰다. LOCOS 산화 시간은 80 min, 160 min, 240 min, 320 min으로 변화시켰다. 고정 조건으로는 P-well, gate, LDD, source/drain, body 조건을 유지하였다.

최종 구조에서는 P-well, N-well drift region, LOCOS field oxide, polysilicon gate, NLDD, N+ source/drain, P+ body 영역이 형성된 것을 확인하였다. 특히 N-well drift region이 channel과 drain 사이에 길게 형성되어 drain 전압을 분산할 수 있는 LDMOS 구조가 구현되었다.

Id-Vg와 Id-Vd 분석을 통해 구현한 구조가 정상적인 nLDMOS 동작을 보이는 것을 확인하였다. VGS 증가에 따라 drain current가 증가하였고, VGS가 높아질수록 Id-Vd curve의 current level도 증가하였다. 또한 N-well 농도 증가에 따라 Ion과 gm이 증가하고 Ron이 감소하는 경향이 나타났다. 이는 N-well drift region resistance가 감소하면서 current path가 개선되었기 때문이다.

전체 조건에 대해 BV, Ron, FOM을 비교한 결과, 본 시뮬레이션 조건에서는 N-well doping $1.3 \times 10^{13} \text{ cm}^{-2}$, LOCOS 80 min 조건에서 가장 높은 FOM이 나타났다. 해당 조건에서는 BV가 123.3 V, Ron이 $188.77 \text{ m}\Omega\cdot\text{mm}^2$ 로 계산되었고, FOM은 80.54로 가장 크게 나타났다. 그러나 이 BV 값은 참고 논문에서 제시한 BV 22 V와 차이가 크기 때문에[1], 실제 공정 재현값으로 단정하기보다는 본 연구의 TCAD 조건에서 계산된 상대적 최적 조건으로 해석하였다.

본 연구의 결과를 종합하면, N-well 농도 증가는 Ron 감소와 Ion 증가에는 유리하지만 BV 감소를 유발할 수 있다. LOCOS 산화 시간 증가는 electric field 완화에는 도움을 줄 수 있으나, current path resistance 증가로 인해 Ron이 증가할 수 있다. 따라서 LDMOS의 성능은 특정 공정 변수 하나만으로 결정되지 않으며, N-well doping과 LOCOS 조건이 함께 결정하는 BV-Ron trade-off를 기준으로 평가해야 한다.




Figure 8. Comparison of LDMOS structures at LOCOS oxidation times of 80 min and 320 min




Figure 9. Comparison of LDMOS structures at N-well doses of $1.3 \times 10^{13} \text{ cm}^{-2}$ and $5.0 \times 10^{13} \text{ cm}^{-2}$: a $1.3 \times 10^{13} \text{ cm}^{-2}$, b $5.0 \times 10^{13} \text{ cm}^{-2}$

IV. 결론 및 향후 연구 방향

본 연구에서는 $1 \mu\text{m}$ CMOS 공정 기반 single-RESURF nLDMOS 구조를 바탕으로 Silvaco TCAD 기반 LDMOS를 구현하고, N-well doping dose와 LOCOS 산화 시간 변화에 따른 전기적 특성을 분석하였다. Id-Vg와 Id-Vd 결과를 통해 구현한 구조가 정상적인 nLDMOS 동작을 수행함을 확인하였고, Vth와 SS가 비교적 안정적으로 유지되는 것을 확인하였다.

N-well doping dose 변화는 channel switching 특성보다는 drift region resistance에 더 큰 영향을 주었다. N-well doping dose가 증가함에 따라 Ion과 gm은 증가하고 Ron은 감소하였지만, depletion region 축소와 electric field 집중으로 인해 BV가 감소하는 경향이 나타났다. LOCOS 산화 시간 변화에서는 field oxide 증가로 BV가 유지되거나 일부 증가할 수 있었지만, bird's beak 확장과 current path 변화로 인해 Ron이 증가하는 경향이 나타났다. 따라서 LDMOS의 성능은 특정 공정 변수 하나만으로 결정되지 않으며, N-well drift region의 저항과 electric field 분포가 함께 결정하는 BV-Ron trade-off 관점에서 해석되어야 한다. FOM을 기준으로 비교한 결과, 본 시뮬레이션 조건에

서는 N-well doping dose $1.3 \times 10^{13} \text{ cm}^{-2}$, LOCOS 80 min 조건이 가장 높은 값을 보였다. 그러나 해당 조건의 BV는 선행 연구에서 보고된 값과 비교하여 매우 높게 나타났기 때문에, 이를 실제 공정에서 바로 구현 가능한 절대 최적값으로 단정하기는 어렵다. 본 연구의 BV 절대값은 공정 가정, TCAD tool 차이, 물리 모델 차이, mesh 설정, BV 추출 기준 차이로 인해 과대 평가되었을 가능성이 있다.

따라서 본 연구의 의의는 선행 연구의 BV 값을 정량적으로 완전히 재현한 것에 있지 않다. 본 연구의 의의는 동일한 TCAD 조건에서 N-well doping dose와 LOCOS 산화 시간이 drift region resistance와 electric field 분포를 변화시키고, 그 결과 BV와 Ron 사이의 trade-off가 형성된다는 점을 확인한 데 있다. 또한 E-field 분석을 통해 P-well/N-well junction, LOCOS bird's beak, field plate edge, drain-side junction 부근에서 전계 집중이 발생할 수 있음을 확인하였고, 이러한 전계 집중이 BV 감소와 연결될 수 있음을 구조적 관점에서 해석하였다.

향후 연구에서는 BV 추출 기준을 명확히 하기 위해 fixed current criterion을 적용한 자동 추출 방식을 사용할 필요가 있다. 또한 breakdown 근처의 수치적 불안정성을 줄이기 위해 continuation method 또는 current-controlled sweep을 적용할 필요가 있다. 추가적으로 impact ionization model과 mobility model을 선행 연구에 더 가깝게 보정하고, mesh를 전계 집중이 발생하는 junction 및 LOCOS edge 부근에 더 정밀하게 설정한다면 BV 절대값의 신뢰도를 높일 수 있을 것으로 판단된다.

본 연구에서는 Vth, SS, Ion, Ioff, gm, Ron, BV, FOM, E-field를 중심으로 LDMOS의 DC 특성을 분석하였다. 그러나 실제 power device 성능을 더 정밀하게 평가하기 위해서는 추가적인 물리량 분석이 필요하다. Breakdown 신뢰성과 관련해서는 peak electric field, impact ionization rate, avalanche generation rate, hole current를 함께 확인할 필요가 있다. 열적 안정성 측면에서는 lattice temperature, self-heating에 따른 Ron 증가, 온도 변화에 따른 BV 변화를 분석할 필요가 있다. 또한 RF 및 switching 응용을 고려하면 gate-drain capacitance, gate-source capacitance, total gate charge, switching loss, transit frequency와 같은 동적 특성도 함께 평가해야 한다. 따라서 향후 연구에서는 본 연구에서 추출한 DC 물리량 외에도 avalanche 관련 물리량, thermal 특성, capacitance 및 switching 특성을 추가로 분석하여 실제 LDMOS 응용에 더 가까운 성능 평가를 수행할 필요가 있다.

참고문헌

- [1] Ali Houadef, Boualem Djezzar, Design of an LDMOS Transistor Based on the 1 μ m CMOS Process for High/Low Power Applications, Engineering Proceedings, 2022.
- [2] Silvaco, ATHENA User's Manual.
- [3] Silvaco, ATLAS User's Manual.
- [4] Y. Fu, Z. Li, W. T. Ng, J. K. O. Sin, Integrated Power Devices and TCAD Simulation, CRC Press, 2014.
- [5] O. K. Kwon, W. T. Ng, An optimized RESURF LDMOS power device module compatible with advanced logic processes, IEEE International Electron Devices Meeting, 1992.
- [6] S. Whiston, D. Bain, A. Deignan, J. Pollard, C. N. Chleirigh, C. M. M. O'Neill, Complementary LDMOS transistors for a CMOS/BiCMOS process, International Symposium on Power Semiconductor Devices and ICs, 2000.