

MIPS Proyecto Final

Jorge Humberto González Ramos
Ochoa Velasco Dana
Jiménez Vital Francisco

Introducción

MIPS por las siglas de Microprocessor without Interlocked Pipeline Stages, se conoce a toda una familia de microprocesadores de arquitectura RISC desarrollados por MIPS Technologies.

* El objetivo principal del proyecto es hacer una versión que tenga las funciones mínimas del procesador MIPS y correr programas simples en el.

Planeación

En nuestro caso el proyecto se dividió en 3 fases para crear el MIPS en Verilog, la documentación y decodificación fueron realizadas a la par que con el Verilog


Verilog

Esta parte del proyecto fue creada principalmente por Dana, se encargó de crear las estructuras.

Se dividió en 3 fases que veremos a continuación


Fase 1

La primera fase consistió en crear los módulos para tener el soporte de las instrucciones de tipo R




Fase 2

La segunda fase consistió en añadir el soporte de instrucciones que tengan un valor inmediato



Fase 3


En esta última fase se agregaron pocos módulos pero con ellos fue posible agregar la instrucción de tipo J



Resumen de Verilog

Al terminar la codificación resultaron los siguientes módulos

- Unidad de Control
- AdderPC
- AdderBranch
- ALU
- Alu Control
- Banco de registros
- Memoria de datos
- Shift Lefts
- Multiplexors y And
- Memoria de instrucciones



Los módulos están documentados en la wiki de github.

Decodificador

El decodificador fue creado por Jorge y todo el progreso de creación puede ser seguido en github.

Decidimos que el decodificador contaría con las siguientes características

- Soporte de etiquetas
- Generación de NOPs para errores
- Detección de errores de escritura
- Pseudoinstrucciones



Decodificador

- Posiblemente fue la parte más compleja del proyecto y se puede encontrar en el Github junto a su documentación.

A large, stylized icon consisting of two thick, teal-colored double quotes (") positioned vertically, centered within a white rounded rectangular frame on a black background.

Verilog y Decodificador

Ya con estas partes del proyecto terminadas ya podíamos poner en prueba el trabajo, creamos las 2 opciones que tenían el visto bueno en ensamblador y se probaron.


Tipo de triángulo

El primer programa en ensamblador fue el de detectar el tipo de triángulo

```
1 .main:
2     li $t0 5 # Lado 1
3     li $t1 5 # Lado 2
4     li $t2 5 # Lado 3
5     sub $t4 $t0 $t1
6     sub $t5 $t0 $t2
7     beq $t4 $zero .f1
8
9 .iso:
10    sub $t6 $t1 $t2
11
12    beq $t4 $zero .isoceles # a == b
13    beq $t5 $zero .isoceles # a == c
14    beq $t6 $zero .isoceles # b == c
15
16    # si no entonces es escaleno
17    j .escaleno
18
19
20 .f1:
21    beq $t5 $zero .equilatero
22
23    j .iso
24
25 .equilatero:
26    li $t3 1
27    j .end
28
29 .isoceles:
30    li $t3 2
31    j .end
32
33 .escaleno:
34    li $t3 3
35
36 .end:
37    sw $t3 0($zero) # guardar tipo de triangulo
```

Una prueba

En el código de la imagen anterior se ingresaron los datos 5,5,5 que es un triángulo equilátero, se decodificó y se cargó el archivos de instrucciones en el testbench.



El resultado obtenido fue el esperado.

El resto de
testbenches están en
el github.

Selective Sort

El Segundo programa en ensamblador fue el selective sort, un tipo de ordenamiento.

```
1  main:
2    li $t5, 85
3    li $t4, 22
4    li $t3, 94
5    li $t2, 55
6    li $t0, 105
7    li $t6, 58
8    li $t7, 43
9    li $t8, 39
10   li $t1, 69
11   sw $t5, 0($zero)
12   sw $t4, 1($zero)
13   sw $t3, 2($zero)
14   sw $t2, 3($zero)
15   sw $t1, 4($zero)
16   sw $t6, 5($zero)
17   sw $t7, 6($zero)
18   sw $t8, 7($zero)
19   sw $t0, 8($zero)
20   li $t9, 8 # total de nums
21 .sort:
22   add $t0, $zero, $zero # i = 0
23 .loop1:
24   addi $t1, $t9, -1 # n - 1
25   add $t2, $t0, $zero # index = i
26   addi $t3, $t0, 1 # j = i+1
27 .loop2:
28   nop
29   lw $t4, 0($t3) # arr[j]
30   lw $t5, 0($t2) # arr[index]
31   # if arr[j] < arr[index]
32   blt $t4, $t5 .change
33   j .addj
34 .change:
35   add $t2, $zero, $t3 # index = j
36 .addj:
37   addi $t3, $t3, 1 # j = j +1
38   blt $t3, $t9, .loop2 # mientras j < n
39 .swap:
40   lw $t4, 0($t2) # arr[index]
41   lw $t5, 0($t0) # arr[i]
42   add $t1, $zero, $t4 # temp = arr[index]
43   sw $t5, 0($t2) # arr[index] = arr[i]
44   sw $t1, 0($t0) # arr[i] = temp
45 .add_i:
46   addi $t0, $t0 1 # i = i + 1
47   blt $t0, $t1 .loop1 # mientras i < n - 1
48 .end:
49   lw $t1, 0($zero)
50   lw $t1, 1($zero)
51   lw $t1, 2($zero)
52   lw $t1, 3($zero)
53   lw $t1, 4($zero)
54   lw $t1, 5($zero)
55   lw $t1, 6($zero)
56   lw $t1, 7($zero)
57   lw $t1, 8($zero)
```

Otra prueba

Se eligieron los datos **85, 22, 94, 55, 105, 58, 43, 39, 69**. Se cargó el código en el testbench y obtuvimos los siguientes resultados:

22	0	39	0	43	0	55	0	58	0	69	0	85	0	94	0	105	0
9	0	9	0	9	0	9	0	9	0	9	0	9	0	9	0	9	0

Los resultados fueron los esperados.

Documentación

La documentación estuvo principalmente hecha por Francisco quien se encargó de crear el documento y hacer mayoría de la wiki.

<https://github.com/kwattt/MIPS-teams/wiki>

Referencias

The MIPS32 MIPS Architecture for Programmers Volume II-A

<http://www.nec.co.jp/press/en/9801/2002.html> Computer Organization and Design

5th Edition David A. Patterson/Jhon L. Hennessy

<https://web.archive.org/web/20150719075343/http://www.sumagamer.com/noticias/newhorizons-mismo-procesador-playstation/>