计算机学院 并行程序设计实验报告

Lab1 CPU 架构编程

Cache 与超标量对程序性能的影响

柯云超 2413575 计算机科学与技术 2026 年 3 月 29 日

摘要

本文围绕两个 CPU 架构实验问题展开：矩阵列内积中的 cache 局部性优化，以及浮点数组求和中的超标量优化。针对矩阵问题，本文实现并比较了逐列访问的平凡算法、行优先的 cache 优化算法以及 4 路循环展开版本；针对求和问题，本文实现并比较了链式累加、两路独立累加、四路独立累加与两两归约四种写法。实验采用固定公式生成测试数据，通过高精度计时与统一累计时长阈值的方法测量平均执行时间，结合工作集规模与 L2/L3 cache 大小分析性能变化。结果表明，行优先算法在大规模下可获得显著加速（$n = 2048$ 时行优先达 20.09 倍，加上 4 路展开达 22.41 倍）；四路独立累加最高达 3.81 倍加速。VTune 与汇编分析证实，矩阵优化的主要收益来自降低 Memory Bound，求和优化的主要收益来自缩短依赖链、提高 IPC。

关键词： cache 局部性，超标量，循环展开，高精度计时，VTune

1 实验任务

本次实验包含两个问题：

1. 给定 $n \times n$ 矩阵 B 和向量 a，计算每一列与向量的内积，比较

$$s_j = \sum_{i=0}^{n-1} B_{i,j} a_i.$$

的两类设计思路：逐列访问的平凡算法与 cache 友好的行优先算法。

2. 给定 n 个浮点数，计算其和，比较

$$S = \sum_{i=0}^{n-1} x_i.$$

的两类设计思路：链式累加与超标量优化算法。

此外，实验还加入了两项进阶内容：对矩阵算法加入 4 路循环展开，对关键 workload 使用 VTune 与汇编观察分析性能原因。

2 实验平台与测试方法

2.1 实验平台

源码仓库链接：`https://github.com/kyc001/parallel/tree/master/hw2`。实验平台配置如表 1 所示。

项目	配置
CPU	13th Gen Intel(R) Core(TM) i9-13900H
体系结构	x86_64, 14C/20T, 单核绑核测试
L1d / L2 / L3 Cache	48 KiB / 1280 KiB / 24 MiB
操作系统	Windows 11 Home China 25H2
编译器	MSYS2 g++ 14.2.0
编译选项	`-std=c++17 -O3 -march=native -g`
额外控制	`-fno-tree-vectorize -fno-tree-slp-vectorize -fno-omit-frame-pointer`
绑核 / Profiler	CPU 0 (P-core) / Intel VTune 2025.10.0

表 1 实验平台配置

关闭自动向量化的目的是避免编译器 SIMD 化掩盖 cache 局部性和指令级并行本身的差异；单核绑核用于减少调度抖动。测试时系统电源计划设为" 高性能"，未手动关闭 Turbo Boost 和超线程，但通过绑核到单个 P-core 并以累计时长阈值（250 ms）取平均的方式，尽量削弱频率波动和调度迁移的影响。具体而言，关闭向量化（`-fno-tree-vectorize`）是禁止跨元素的 SIMD 打包（如 `vaddpd` 一次处理 4 个 double），但仍允许标量 FMA 指令（如 `vfmadd213sd`）——这类指令虽融合乘加，但在同一时刻只处理一个数据，属于超标量优化范畴而非向量化。这样做是为了把变量收敛到算法本身的 cache 局部性和指令级并行，避免编译器自动生成的 SIMD 指令把两类优化效果混在一起，使得实验现象更易分析。

2.2 测试数据与规模设计

两部分实验均采用固定公式生成数据：

$$a_i = 0.5 + ((19i + 13) \bmod 127)/127.0, \quad B_{i,j} = 0.2 + ((137i + 23j) \bmod 257)/257.0.$$

矩阵实验选取 $n = \{64, 128, 256, 384, 512, 768, 1024, 1536, 2048\}$，对应工作集大小为 $8n^2$ Byte。其中 $n = 384$ 时矩阵约 1.13 MiB，逼近 L2；$n = 1536$ 时约 18 MiB，接近 L3；$n = 2048$ 时约 32 MiB，超过 L3。

求和实验选取 $n = \{2^{10}, 2^{12}, 2^{14}, 2^{16}, 2^{18}, 2^{20}, 2^{22}, 2^{23}\}$，数组大小 $8n$ Byte，用于观察从 cache 友好区间进入带宽受限区间的性能变化。

2.3 计时方式

使用 `std::chrono::steady_clock` 计时。对每个" 算法-规模" 组合，先做 2 轮 warm-up，随后从较小重复次数开始运行，若累计时间不足 250 ms 则重复次数翻倍，直到总测时达到 250 ms，再以 $t_{\text{avg}} = t_{\text{total}}/\text{repeat}$ 作为单次平均耗时。此外，程序使用 `asm volatile` 编写的 `do_not_optimize` 和 `clobber_memory` 作为反优化屏障，防止编译器消除未使用的计算结果。

3 算法设计与编程实现

3.1 矩阵列内积

矩阵部分实现了三个版本：（1）**平凡算法**：外层按列、内层按行，跨步访问局部性差；（2）**行优先算法**：外层按行、内层按列，连续访存匹配行主布局；（3）**行优先 +4 路展开**：在行优先基础

上手工展开内层循环。三种算法计算量同阶，性能差异主要来自访存模式。

Listing 1 平凡算法（逐列访问）

```
void matrix_dot_naive(const double* matrix,
    const double* vec, double* out, size_t n) {
  for (size_t col = 0; col < n; ++col) {
    double acc = 0.0;
    for (size_t row = 0; row < n; ++row)
      acc += matrix[row*n + col] * vec[row];
    out[col] = acc;
  }
}
```

Listing 2 行优先算法（cache 友好）

```
void matrix_dot_row_major(const double* matrix,
    const double* vec, double* out, size_t n) {
  std::fill(out, out+n, 0.0);
  for (size_t row = 0; row < n; ++row) {
    const double factor = vec[row];
    const double* row_ptr = matrix + row*n;
    for (size_t col = 0; col < n; ++col)
      out[col] += row_ptr[col] * factor;
  }
}
```

Listing 3 行优先 + 4 路展开

```
void matrix_dot_row_major_unrolled4(const double* matrix,
    const double* vec, double* out, size_t n) {
  std::fill(out, out+n, 0.0);
  for (size_t row = 0; row < n; ++row) {
    const double f = vec[row];
    const double* rp = matrix + row*n;
    size_t col = 0;
    for (; col + 4 <= n; col += 4) {
      out[col]   += rp[col]   * f;
      out[col+1] += rp[col+1] * f;
      out[col+2] += rp[col+2] * f;
      out[col+3] += rp[col+3] * f;
    }
    for (; col < n; ++col)
      out[col] += rp[col] * f;
  }
}
```

3.2 求和

求和部分实现了四个版本。核心思想是减少串行依赖：链式累加中每次加法都依赖上一次结果，而多路独立累加把运算分散到多个寄存器上，利于超标量并行发射。

Listing 4 链式累加

```
double sum_naive(const double* data, size_t n) {
  double sum = 0.0;
  for (size_t i = 0; i < n; ++i) sum += data[i];
  return sum;
}
```

Listing 5 四路独立累加

```
double sum_superscalar4(const double* data, size_t n) {
  double s0=0, s1=0, s2=0, s3=0;
  size_t i = 0;
  for (; i + 4 <= n; i += 4) {
    s0 += data[i];   s1 += data[i+1];
```

```
    s2 += data[i+2]; s3 += data[i+3];
  }
  double sum = (s0+s1) + (s2+s3);
  for (; i < n; ++i) sum += data[i];
  return sum;
}
```

3.2.1 两路独立累加

将依赖链拆为两条，理论上可将 FP 加法吞吐率提高到接近 2 倍。

Listing 6 两路独立累加

```
double sum_superscalar2(const double* data, size_t n) {
  double s0 = 0.0, s1 = 0.0;
  size_t i = 0;
  for (; i + 2 <= n; i += 2) {
    s0 += data[i];  s1 += data[i+1];
  }
  double sum = s0 + s1;
  for (; i < n; ++i) sum += data[i];
  return sum;
}
```

3.2.2 两两归约

递归式地将相邻元素配对求和，每轮规模减半，共 $\lceil \log_2 n \rceil$ 轮。当前实现为了保持输入只读，先把数据全量拷贝到 `scratch`，再在该缓冲区上逐轮覆盖。这样虽然缩短了理论依赖深度，但也引入了一次完整拷贝和后续多轮写回；若允许覆写输入，也可以采用原地 stride 跳跃的树状归约来省去额外缓冲区，不过在单核场景下，这类访存模式通常仍难胜过完全在寄存器内进行的多路独立累加。

Listing 7 两两归约

```
double sum_pairwise(const double* data, size_t n,
                    vector<double>& scratch) {
  copy(data, data+n, scratch.begin());
  size_t active = n;
  while (active > 1) {
    size_t pairs = active / 2;
    for (size_t i = 0; i < pairs; ++i)
      scratch[i] = scratch[2*i] + scratch[2*i+1];
    if (active % 2 == 1)
      scratch[pairs] = scratch[active-1];
    active = pairs + (active % 2);
  }
  return scratch[0];
}
```

4 实验结果与分析

4.1 矩阵列内积实验

表 2 给出矩阵实验结果。加速比 1 表示” 平凡 / 行优先”，加速比 2 表示” 平凡 / 行优先 +U4”。

值得注意的是，$n = 1024$ 时行优先 +4 路展开反而略慢于行优先（13.96 vs 16.14 倍）。从汇编可以看到，展开后的内循环并未出现寄存器溢出（仍仅使用 `xmm0`、`xmm1`），但每次迭代包含 4 组 load–FMA–store 共 12 条访存密集指令，在该工作集大小下可能加剧了执行端口和 store buffer 的竞争；VTune 中 Core Bound 从 13.9% 升至 29.4% 也与此一致。这说明循环展开的收益并非线性，指令密度过高时反而可能在执行资源上形成新的瓶颈。

n	平凡/ms	行优先/ms	行优先 +U4/ms	加速比 1	加速比 2
64	0.001816	0.001784	0.001199	1.02	1.52
128	0.012733	0.007509	0.006713	1.70	1.90
256	0.053780	0.027620	0.026267	1.95	2.05
384	0.123919	0.070150	0.058875	1.77	2.10
512	0.986070	0.120951	0.108207	8.15	9.11
768	1.801332	0.269507	0.250062	6.68	7.20
1024	8.580819	0.531594	0.614811	16.14	13.96
1536	17.402294	1.544646	1.439448	11.27	12.09
2048	55.476013	2.761901	2.475906	20.09	22.41

表 2 矩阵列内积实验结果



图 4.1 矩阵列内积加速比随问题规模的变化（横轴使用对数尺度）

矩阵实验有三点比较明显：

1. 当 $n \le 384$ 时（工作集 $\le$ L2），行优先带来约 $1.8 \sim 2.1$ 倍加速，此时 cache miss 差异尚不悬殊。
2. $n = 512$ 以后，矩阵约 2 MiB 已超过 L2（1.25 MiB），平凡算法时间急剧升高；到 $n = 512$ 时加速比已达 9.11 倍。
3. $n = 2048$ 时矩阵 32 MiB 超过 L3，平凡算法耗时 55.48 ms，行优先 + 展开仅 2.48 ms，最高 22.41 倍。

第一决定因素始终是访问顺序是否匹配行主布局；循环展开的收益建立在访存已连续化的前提之上。

4.2 求和实验

表 3 给出求和实验结果，加速比以链式累加为基准。

n	链式/ms	两路/ms	四路/ms	归约/ms	两路加速	四路加速	归约加速
1024	0.000606	0.000327	0.000171	0.000462	1.85	3.54	1.31
4096	0.002668	0.001436	0.000701	0.001938	1.86	3.81	1.38
16384	0.011021	0.005317	0.003526	0.009800	2.07	3.13	1.12
65536	0.042705	0.021633	0.014321	0.088242	1.97	2.98	0.48
262144	0.179219	0.091392	0.069757	0.395509	1.96	2.57	0.45
1048576	0.709010	0.373483	0.367339	2.759548	1.90	1.93	0.26
4194304	3.051786	2.231181	2.136283	8.038652	1.37	1.43	0.38
8388608	6.552478	4.633566	4.393747	16.510638	1.41	1.49	0.40

表 3 求和实验结果



图 4.2 求和加速比随问题规模的变化（横轴为 $\log_2 n$）

求和实验说明了超标量优化与内存约束之间的关系：

1. 两路独立累加在中小规模下稳定接近 2 倍加速（$n \le 2^{20}$ 时约 1.85 ∼ 2.07 倍），说明拆为两条依赖链后处理器可并行调度；当数据超出 L3 后加速比回落至约 1.4 倍，瓶颈转为内存带宽。
2. 四路独立累加表现最好，$n = 4096$ 时达 3.81 倍；$n = 2^{20}$ 时仍保持 1.93 倍。
3. 当 $n \ge 2^{22}$（≥32 MiB），超过 L3，四路加速比降至 ∼1.5 倍，瓶颈转为内存带宽。
4. 两两归约在 $n \ge 2^{16}$ 后明显慢于链式累加。当前实现中的 `scratch` 缓冲区全量拷贝与逐轮写回带来额外访存开销；即便改成原地 stride 归约以减少空间开销，单核下其跨步访存模式也通常难以胜过寄存器内的多路独立累加。

由于浮点数加法不满足严格结合律，中间结果的舍入路径不同，不同求和顺序会产生极小的浮点舍入差异；以链式累加结果为比较基准，最大绝对误差约 4.66×10^{-9}。

4.3 汇编观察

通过 `objdump -Cd -Mintel` 导出各核心函数的汇编，验证编译器指令流是否符合设计预期。以下摘录关键内循环（已省略 nop 对齐）。

4.3.1 矩阵：平凡 vs 行优先

Listing 8 naive 内循环

```
vmovsd  xmm0, [r10]
vmulsd  xmm0, xmm0, [rax]
add     rax,  0x8
add     r10,  r11      ; +n*8
vaddsd  xmm1, xmm1, xmm0
jne     <loop>
```

Listing 9 row_major 内循环

```
vmovsd      xmm0, [r10+rax*8]
vfmadd213sd xmm0, xmm1,
            [rcx+rax*8]
vmovsd      [rcx+rax*8], xmm0
add         rax, 0x1
jne         <loop>
```

平凡算法 `add r10, r11` 使指针以 $n \times 8$ 字节跳跃，每次迭代跨越多个 cache line，miss 率显著增高。行优先版本地址连续递增 8 字节，更有利于硬件预取，且编译器自动生成了 FMA 指令（`vfmadd213sd`），将乘法和加法合为一条。

4.3.2 矩阵：行优先 + 4 路展开

Listing 10 unrolled4 内循环

```
vmovsd      xmm1, [r14]              ; load row[col+0]
vfmadd213sd xmm1, xmm0, [rax]       ; out[col+0] += row[col+0]*f
vmovsd      [rax], xmm1
vmovsd      xmm1, [r14-0x18]         ; load row[col+1]
vfmadd213sd xmm1, xmm0, [rax-0x18]  ; out[col+1] += ...
vmovsd      [rax-0x18], xmm1
vmovsd      xmm1, [r14-0x10]         ; load row[col+2]
vfmadd213sd xmm1, xmm0, [rax-0x10]  ; out[col+2] += ...
vmovsd      [rax-0x10], xmm1
vmovsd      xmm1, [r14-0x8]          ; load row[col+3]
vfmadd213sd xmm1, xmm0, [rax-0x8]   ; out[col+3] += ...
vmovsd      [rax-0x8], xmm1
jne         <loop>
```

每次迭代 4 条独立 FMA，步进 32 字节（0x20），每两次迭代恰好消费一整条 cache line（64 B），循环判断摊销降至 1/4。

4.3.3 求和：链式累加 vs 四路独立累加

Listing 11 链式累加（单依赖链）

```
vaddsd xmm0, xmm0, [rcx]
add    rcx, 0x10
vaddsd xmm0, xmm0, [rcx-0x8]
jne    <loop>
```

Listing 12 四路独立累加

```
vaddsd xmm0, xmm0, [rax]       ; chain 0
vaddsd xmm3, xmm3, [rax+0x8]   ; chain 1
add    rax, 0x20
vaddsd xmm1, xmm1, [rax-0x10]  ; chain 2
vaddsd xmm2, xmm2, [rax-0x8]   ; chain 3
jne    <loop>
```

链式版本虽被编译器 2 路展开，但两条 `vaddsd` 均写 `xmm0`，形成串行依赖链（FP 加法延迟 ∼4 周期，IPC ∼ 1/4）。四路版本使用 `xmm0`–`xmm3` 四个独立寄存器，相邻指令无数据依赖，超标量可并行发射，FP add 吞吐理论上可达每周期 1 条。

4.4 VTune 微架构分析

使用 VTune `uarch-exploration` 分析类型，对 $n = 2048$（矩阵）和 $n = 2^{20}$（求和）的关键 workload 采样。表 4 汇总了 Top-Down 方法学的核心指标。

问题	workload	CPI	Retiring %	Back-End Bound %	Memory Bound %	Core Bound %	DRAM Bound %
矩阵	`naive`	3.29	4.0	80.0	65.5	14.5	79.3
矩阵	`row_major`	0.34	45.6	50.0	36.1	13.9	17.7
矩阵	`row_major_u4`	0.49	32.1	67.4	38.0	29.4	23.1
求和	`naive`	0.83	14.5	81.8	23.6	58.2	N/A
求和	`superscalar2`	0.46	29.5	70.1	10.6	59.5	N/A
求和	`superscalar4`	0.54	27.9	75.6	27.9	47.7	N/A
求和	`pairwise`	0.82	19.7	78.4	60.4	18.0	N/A

表 4 VTune 微架构分析结果（Top-Down 指标，P-core）。求和实验采样规模 $n = 2^{20}$（8 MiB），工作集在 L3 以内，DRAM Bound 占比极低，故表中记为 N/A。注：Top-Down 的 Front-End Bound 与 Bad Speculation 占比极小，未在表中列出，故 Retiring 与 Back-End Bound 之和不为 100%。

矩阵问题。 平凡算法 CPI 高达 3.29，Retiring 仅 4.0%，Back-End Bound 80.0%，其中 Memory Bound 65.5%、DRAM Bound 79.3%，处理器几乎一直在等主存。改为行优先后，CPI 降至 0.34，Retiring 升至 45.6%，DRAM Bound 从 79.3% 降至 17.7%；3+ Ports Utilized 达 56.0%，多端口得到更充分利用。4 路展开 CPI 略升至 0.49（Core Bound 从 13.9% 升至 29.4%），因为展开引入了更多寄存器压力和 store 操作，但总指令数更少，实际耗时仍更短。

workload	LLC Miss Count	L1 Bound	L3 Bound	DRAM Bound
`matrix_naive`	29,712,474	0.0%	2.1%	77.7%
`row_major_u4`	13,755,775	0.0%	11.3%	21.6%

表 5 矩阵问题的 VTune memory-access 指标对比（此处选取 naive 与 row_major_u4 两个端点对比，row_major 的趋势介于二者之间）

表 5 进一步说明了 cache 层级上的变化。优化后 LLC miss 数量下降约 53.7%，同时 DRAM Bound 从 77.7% 明显降到 21.6%。虽然 L3 Bound 占比上升，但这恰好说明更多访问停留在片上 cache 内解决，没有继续落到主存，因此整体延迟显著降低。

求和问题。 链式累加 CPI 0.83，Retiring 14.5%，Core Bound 58.2%，瓶颈主要在依赖等待而非内存。两路版本 CPI 最低（0.46），四路版本 CPI 为 0.54；四路的 CPI 略高于两路，可能是因为 4 条累加链的循环体更大，分支预测和指令缓存的微小开销使每周期退休效率略有下降，但四路版本的总

迭代次数更少，实际耗时仍更短。四路版本 Retiring 升至 27.9%，Core Bound 降至 47.7%；同时其 Memory Bound 为 27.9%，其中 L1/L2/L3/DRAM Bound 分别为 1.9%/1.9%/24.1%/6.3%，说明大部分代价已不再是长链串行累加。两两归约则 Memory Bound 高达 60.4%（Store Bound 7.4%），验证了 `scratch` 缓冲区全量拷贝与逐轮写回的高开销。

workload	L1 Bound	L2 Bound	L3 Bound	DRAM Bound
`naive`	30.6%	0.0%	3.4%	0.0%
`superscalar2`	0.0%	0.5%	5.5%	5.3%
`superscalar4`	1.9%	1.9%	24.1%	6.3%
`pairwise`	10.5%	0.0%	22.3%	28.9%

表 6 求和问题的 cache/memory 层级压力分布

表 6 可以看出，链式累加的主要问题并不是 DRAM，而是单条依赖链导致的核心等待；而两两归约由于额外的 `scratch` 写回，把压力明显推高到了更低效的 cache/内存层级。若允许覆写输入，采用原地 stride 归约确实可以消除额外缓冲区与初始全量拷贝，但其层层跨步读取、写回的访存模式在单核上仍不占优。相比之下，超标量版本虽然仍有一定 L3/DRAM 开销，但总体上把更多周期用于有效退休指令，因此整体吞吐更高。两两归约缩短关键路径的思想更适合多线程或分布式场景；而在单核超标量处理器上，寄存器内的独立累加链远快于树状归约的多轮访存，因此理论上的依赖深度优势会被访存代价抵消。

4.5 补充：编译器优化级别对比

在保持 `-march=native` 和关闭向量化不变的前提下，本文额外对比了 `-O0` 与 `-O3` 的性能差异，共 118 组结果，原始数据见仓库 `results/opt_levels` 目录。代表性结果（均为 `-O0` → `-O3`）：矩阵 `naive` 在 $n = 2048$ 时由 72.81 ms 降至 67.96 ms（1.07 倍），`row_major` 由 8.47 ms 降至 3.45 ms（2.45 倍）；求和 `naive` 在 $n = 2^{20}$ 时由 2.87 ms 降至 0.82 ms（3.48 倍），`superscalar4` 由 0.90 ms 降至 0.40 ms（2.22 倍）。

这些结果说明，编译器优化不能替代算法优化。对大规模 Memory Bound 的矩阵平凡算法，`-O3` 的收益很有限；而对访存模式已改善或依赖链已拆开的 kernel，`-O3` 仍可提供约 2–3.5 倍的额外加速。也就是说，当瓶颈仍在循环开销、寄存器分配和指令调度时，编译器优化能显著放大算法设计收益；而当瓶颈已转为主存带宽时，其额外收益就会明显受限。

5 结论

本次实验的结果比较一致，可以归纳为以下几点：

1. 矩阵问题里，访存顺序是最关键的因素。行优先在 $n = 2048$ 时达到 20.09 倍加速，加上 4 路展开后达到 22.41 倍；VTune 中行优先的 CPI 从 3.29 降到 0.34，DRAM Bound 从 79.3% 降到 17.7%，LLC miss 也从 29.7M 降到 13.8M（u4）。
2. 求和问题里，多条独立累加链确实能缓解串行依赖。四路版本最高达到 3.81 倍加速，汇编中可以看到 4 条独立 `vaddsd` 指令链；VTune 中 CPI 从 0.83 降到 0.54，Core Bound 从 58.2% 降到 47.7%。超过 L3 后，瓶颈逐渐转为带宽，加速比也回落到 ∼1.5 倍。
3. 两两归约并不一定更快。当前实现中，`scratch` 缓冲区带来的全量拷贝与额外读写使 Memory Bound 达到 60.4%，大规模时反而慢于链式累加；即便改成原地 stride 归约来降低空间复杂度，单核下其不连续访存模式通常仍难胜过寄存器内的多路独立累加。
4. 从计时结果、汇编和 VTune 指标可以相互印证：矩阵优化的核心是改善 cache 局部性，求和优化的核心是缩短依赖链；循环展开只有在访存已经连续化之后才更容易带来收益。

综合来看，本次实验体现了软硬协同的基本思路：当瓶颈在访存（Memory Bound）时，应优先做 cache 局部性优化，编译器和微架构层面的额外收益有限；当瓶颈转为算力（Core Bound）时，则应通过降低依赖、提高指令级并行度（ILP）进一步释放超标量吞吐。两类优化并非替代关系，而是对应不同层级的性能瓶颈，应结合 profiling 结果有针对性地选择。