

CPU设计文档

2023年《计算机组成》（实验）P3 Logisim单周期CPU设计文档

by 匡亦煊 22371092

概述

- 处理器为 32 位单周期处理器，应支持的指令集为：add, sub, ori, lw, sw, beq, lui, nop，其中：
 - nop 为空指令，机器码 0x00000000，不进行任何有效行为（修改寄存器等）。
 - add, sub 按无符号加减法处理（不考虑溢出）。
- 需要采用**模块化**和**层次化**设计。顶层有效的驱动信号要求包括且仅包括**异步复位信号 reset**（clk 请使用内置时钟模块）。

RTL描述分析

开始时，面对仅8条指令，我就因为被陷入反复的细节而感到困扰。

于是，我将指令大致分为3类，并归纳这些指令的RTL描述：

1. 运算类

指令	RTL描述的操作过程
add	$R[rd] \leftarrow R[rs] + R[rt]$
sub	$R[rd] \leftarrow R[rs] - R[rt]$
ori	$R[rt] \leftarrow R[rs] \text{ OR } \text{zero_extend}(\text{imm16})$
lui	$R[rt] \leftarrow \text{高位_extend}(\text{imm16})$

2. 访存类

指令	RTL描述的操作过程
lw	$\text{Addr} \leftarrow R[rs] + \text{sign_extend}(\text{imm16})$ $R[rt] \leftarrow \text{Mem}[\text{Addr}]$
sw	$\text{Addr} \leftarrow R[rs] + \text{sign_extend}(\text{imm16})$ $\text{Mem}[\text{Addr}] \leftarrow R[rt]$

3. 跳转类

指令	RTL描述的操作过程
beq	$PC \leftarrow (R[rs] == R[rt]) ? PC + 4 + \text{sign_extend}(\text{imm16} \ll 2) : PC + 4$

将RTL描述放在一起提取**共性**之后，可以发现，excute的部分无非就是：ALU运算、写入到寄存器、写入到DM。而决定每条指令**个性**的就是一些控制信号。

控制信号分析

仔细辨别各指令共性下的个性后，设计控制信号若干如下：

- NPC模块的 `NPCOp` 控制信号，控制：
 - 简单的PC+4
 - 有条件跳转 `beq`、`blt`(是待以下扩展的)
 - 无条件跳转 `j`、`jal` (与 `j` 相比，需要回写 $R[31] = PC + 4$)
 - 跳转到寄存器 `jr`
 -
- EXT模块的 `EXTOp` 控制信号，控制：
 - 00: zero extend
 - 01: sign extend
 - 10: 加载到高位 (`lui`)
 - 11:
- 写入寄存器的**来源数据**控制信号 `RegSrc`，控制：
 - 00: ALU的res
 - 01: DM的MemRD
 - 10: EXT的extend(imm)
 - 11:
- 写入寄存器的**目的地址**控制信号 `RegDst`，控制：
 - 00: rt
 - 01: rd
 - 10:
 - 11:
- 写入寄存器的使能信号 `RegWrite`
 - 0
 - 1
- ALU模块的B端信号的来源控制信号 `ALUSrc`，控制：
 - 0: GRF的RegRD2
 - 1: EXT的extend(imm)
- ALU模块的运算符控制信号 `ALUOp`
 - 00: 加
 - 01: 减
 - 10: 或
 - 11:
- 写入DM模块的使能信号 `MemWrite`

基本上每个控制信号，我都多留1-2个空位，方便课上扩展。

关键模块构造

1. IFU

端口定义

信号名称	方向	描述
NPC[31:0]	I	下一个PC值
rst	I	异步复位信号
clk	I	时钟信号
PC[31:0]	O	当前PC值
Instr[31:0]	O	当前PC指向的32位指令

功能定义

序号	功能	描述
1	复位	当异步复位有效时，将当前PC值复位为0x00003000
2	取指	当时钟上升沿到来时，更新PC值，并取出PC值指向的指令

2. NPC

端口定义

信号名称	方向	描述
PC[31:0]	I	当前PC值
NPCOp[1:0]	I	控制PC更新的方式，具体见功能定义 00: 顺序更新 01: beq更新 10: 11:
Extend_Imm[31:0]	I	EXT模块输出端的立即数
Imm26[25:0]	I	j型跳转指令的地址，来自指令的25:0位
\$reg[31:0]	I	GRF模块读出的某个寄存器的值
eq?	I	ALU模块输出端的 $R[rs]==R[rt]$ 判断结果 0: 不相等 1: 相等
NPC[31:0]	O	下一个PC值
PC+4[31:0]	O	当前PC值+4

功能定义

序号	功能	描述
1	顺序更新	$PC \leftarrow PC + 4$
2	beq更新	$PC \leftarrow (R[rs] == R[rt]) ? PC + 4 + \text{sign_extend}(\text{imm} \ll 2)$
3
4

3. GRF

端口定义

信号名称	方向	描述
A1[4:0]	I	5位读寄存器地址（编号）
A2[4:0]	I	5位读寄存器地址（编号）
A3[4:0]	I	5位写寄存器地址（编号）
WD[31:0]	I	32位写入数据
WE	I	写使能信号
rst	I	异步复位信号
clk	I	时钟信号
RegRD1[31:0]	O	A1寄存器读出值
RegRD2[31:0]	O	A2寄存器读出值

功能定义

序号	功能	描述
1	复位	当异步复位有效时，将所有寄存器的值复位为0
2	读数据	从RegRD1、RegRD2端口读出A1、A2寄存器的值
3	写数据	当 时钟上升沿到来 ，且 使能信号WE有效 时，将WD写入到A3寄存器

4. ALU

端口定义

信号名称	方向	描述
A[31:0]	I	参与运算的第一个数
B[31:0]	I	参与运算的第二个数

信号名称	方向	描述
ALUOp[1:0]	I	控制运算的方法，具体见功能定义 00：算术加法 01：算术减法 10：逻辑或运算 11：.....
eq?	O	输出 (A == B) ? 1 : 0
res[31:0]	O	运算结果

功能定义

序号	功能	描述
1	算术加法	res = A + B
2	算术减法	res = A - B
3	逻辑或运算	res = A OR B
4

5. EXT

端口定义

信号名称	方向	描述
Imm[15:0]	I	待扩展的16位立即数，来自I型指令的15:0位
EXTOp[1:0]	I	控制立即数的扩展方式，具体见功能定义： 00：无符号扩展 01：符合扩展 10：加载到高位 11：.....
Extend_Imm[31:0]	O	扩展后的32位立即数

功能定义

序号	功能	描述
1	无符号扩展（zero extend）	高位补0
2	符合扩展（sign extend）	符合位为0，高位补0 符号位为1，高位补1
3	加载到高位（lui）	Imm加载到高16位，低16位补0
4

6. DM

端口定义

信号名称	方向	描述
MemAddr[31:0]	I	待写入数据/读出数据在内存中的地址
MemData[31:0]	I	待写入内存的数据
MemWrite	I	写使能信号
rst	I	异步复位信号
clk	I	时钟信号
MemRD[31:0]	O	读出的数据

功能定义

序号	功能	描述
1	异步复位	当异步复位信号有效时，将内存中的数据全部都复位为0
2	读数据	从MemRD端口读出内存中地址为MemAddr的数据
3	写数据	当 时钟上升沿到来 ，且 使能信号MemWrite有效 时，将MemData写入到内存中地址为MemAddr的位置
4

7. Ctrl

端口定义

信号名称	方向	描述
op[5:0]	I	所有指令的操作码，来自指令的31:26位
funct[5:0]	I	R型指令的辅助识别码，来自R型指令的5:0为
RegDst[1:0]	O	控制哪个寄存器写入数据： 00: Rt 01: Rd 10: 11:

		R	add	sub	ori	lui	beq	lw	sw
NPCOp[0]							1		

可以发现，前5行要考虑的都是同一些指令，即需要写入到寄存器的那些指令

`beq` 虽然有立即数，是I型指令，但是ALU运算的两个数据都来自寄存器（Rs和Rt），对应ALUSrc=0

控制信号基本都预留1-2个空位，方便课上扩展

测试

1. 运算类指令测试

测试 `ori` 指令和GRF阵列。

通过Python程序生成指令

```
1 for i in range(32):
2     print("ori ${},$zero,0x{:0>2d}{:0>2d}".format(i,i,i))
```

指令：

```
1 ori $0,$zero,0x0000
2 ori $1,$zero,0x0101
3 ori $2,$zero,0x0202
4 ori $3,$zero,0x0303
5 ori $4,$zero,0x0404
6 ori $5,$zero,0x0505
7 ori $6,$zero,0x0606
8 ori $7,$zero,0x0707
9 ori $8,$zero,0x0808
10 ori $9,$zero,0x0909
11 ori $10,$zero,0x1010
12 ori $11,$zero,0x1111
13 ori $12,$zero,0x1212
14 ori $13,$zero,0x1313
15 ori $14,$zero,0x1414
16 ori $15,$zero,0x1515
17 ori $16,$zero,0x1616
18 ori $17,$zero,0x1717
19 ori $18,$zero,0x1818
20 ori $19,$zero,0x1919
21 ori $20,$zero,0x2020
22 ori $21,$zero,0x2121
23 ori $22,$zero,0x2222
24 ori $23,$zero,0x2323
25 ori $24,$zero,0x2424
26 ori $25,$zero,0x2525
27 ori $26,$zero,0x2626
28 ori $27,$zero,0x2727
29 ori $28,$zero,0x2828
30 ori $29,$zero,0x2929
```



```

31 | ori $30,$zero,0x3030
32 | ori $31,$zero,0x3131

```

MARS结果:

Registers	Coproc 1	Coproc 0
Name	Number	Value
\$zero	0	0x00000000
\$at	1	0x00000101
\$v0	2	0x00000202
\$v1	3	0x00000303
\$a0	4	0x00000404
\$a1	5	0x00000505
\$a2	6	0x00000606
\$a3	7	0x00000707
\$t0	8	0x00000808
\$t1	9	0x00000909
\$t2	10	0x00001010
\$t3	11	0x00001111
\$t4	12	0x00001212
\$t5	13	0x00001313
\$t6	14	0x00001414
\$t7	15	0x00001515
\$s0	16	0x00001616
\$s1	17	0x00001717
\$s2	18	0x00001818
\$s3	19	0x00001919
\$s4	20	0x00002020
\$s5	21	0x00002121
\$s6	22	0x00002222
\$s7	23	0x00002323
\$t8	24	0x00002424
\$t9	25	0x00002525
\$k0	26	0x00002626
\$k1	27	0x00002727
\$gp	28	0x00002828
\$sp	29	0x00002929
\$fp	30	0x00003030
\$ra	31	0x00003131
pc		0x00003080
hi		0x00000000
lo		0x00000000


CPU结果:

5	add	\$5,\$4,\$4
6	add	\$6,\$5,\$5
7	add	\$7,\$6,\$6
8	add	\$8,\$7,\$7
9	add	\$9,\$8,\$8
10	add	\$10,\$9,\$9
11	add	\$11,\$10,\$10
12	add	\$12,\$11,\$11
13	add	\$13,\$12,\$12
14	add	\$14,\$13,\$13
15	add	\$15,\$14,\$14
16	add	\$16,\$15,\$15
17	add	\$17,\$16,\$16
18	add	\$18,\$17,\$17
19	sub	\$19,\$18,\$17
20	sub	\$20,\$19,\$18
21	sub	\$21,\$20,\$19
22	sub	\$22,\$21,\$20
23	sub	\$23,\$22,\$21
24	sub	\$24,\$23,\$22
25	sub	\$25,\$24,\$23
26	sub	\$26,\$25,\$24
27	sub	\$27,\$26,\$25
28	sub	\$28,\$27,\$26
29	sub	\$29,\$28,\$27
30	sub	\$30,\$29,\$28
31	sub	\$31,\$30,\$29

MARS结果:

Registers	Coproc 1	Coproc 0
Name	Number	Value
\$zero	0	0x00000000
\$at	1	0x00000001
\$v0	2	0x00000002
\$v1	3	0x00000004
\$a0	4	0x00000008
\$a1	5	0x00000010
\$a2	6	0x00000020
\$a3	7	0x00000040
\$t0	8	0x00000080
\$t1	9	0x00000100
\$t2	10	0x00000200
\$t3	11	0x00000400
\$t4	12	0x00000800
\$t5	13	0x00001000
\$t6	14	0x00002000
\$t7	15	0x00004000
\$s0	16	0x00008000
\$s1	17	0x00010000
\$s2	18	0x00020000
\$s3	19	0x00010000
\$s4	20	0xffff0000
\$s5	21	0xfffe0000
\$s6	22	0xffff0000
\$s7	23	0x00010000
\$t8	24	0x00020000
\$t9	25	0x00010000
\$k0	26	0xffff0000
\$k1	27	0xfffe0000
\$gp	28	0xffff0000
\$sp	29	0x00010000
\$fp	30	0x00020000
\$ra	31	0x00010000
pc		0x0000307c
hi		0x00000000
lo		0x00000000

CPU结果:



2. 访存类指令测试

指令:

```

1  ori $0,$zero,0x0000
2  ori $1,$zero,0x0001
3  ori $2,$zero,0x0202
4  ori $3,$zero,0x0005
5
6
7
8  sw $2,3($1)
9  lw $4,3($1)
10 sw $4,7($1)

```

```

11
12 add $2,$2,$3
13
14 sw $2,-1($3)
15 sw $2,-5($3)
16 lw $5,-1($3)


```

MARS结果:

Name	Number	Value
\$zero	0	0x00000000
\$at	1	0x00000001
\$v0	2	0x00000207
\$v1	3	0x00000005
\$a0	4	0x00000202
\$a1	5	0x00000207
\$a2	6	0x00000000
\$a3	7	0x00000000

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)
0x00000000	0x00000207	0x00000207	0x00000202	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000020	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000040	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000060	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000080	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000

CPU结果:



File Edit Project Simulate Window Help

```

000 00000207 00000207 00000202 00000000 00000000 00000000 00000000
008 00000000 00000000 00000000 00000000 00000000 00000000 00000000
010 00000000 00000000 00000000 00000000 00000000 00000000 00000000
018 00000000 00000000 00000000 00000000 00000000 00000000 00000000
020 00000000 00000000 00000000 00000000 00000000 00000000 00000000

```

3. 跳转类指令测试

指令:

```
1  ori $1,$0,0x1234
2  add $2,$1,$0
3
4  ori $9,$9,0x1230
5  sub $10,$1,$9
6  add $10,$10,$10
7  add $10,$10,$10
8
9  lui $1,0x1234
10
11 ori $31,$0,0xffff
12
13 sw $31,0($10)
14
15 sub $31,$31,$1
16
17
18
19 beq $1,$2,yes1
20     sw $31,-4($10)
21     sw $31,-8($10)
22     sw $31,-12($10)
23 yes1:
24     sw $31,-16($10)
25
26 lui $2,0x1234
27 beq $1,$2,yes2
28     sw $31,4($10)
29     sw $31,8($10)
30     sw $31,12($10)
31     sw $31,16($10)
32 yes2:
33     sw $31,24($10)
34
35 ori $20,$0,0
36 ori $21,$0,1
37 back:
38     add $21,$21,$21
39     sub $2,$2,$21
40
41
42     beq $1,$2,back
```

MARS结果:

Registers	Coproc 1	Coproc 0	
Name	Number	Value	
\$zero	0	0x00000000	
\$at	1	0x12340000	
\$v0	2	0x1233ffff	
\$v1	3	0x00000000	
\$a0	4	0x00000000	
\$a1	5	0x00000000	
\$a2	6	0x00000000	
\$a3	7	0x00000000	
\$t0	8	0x00000000	
\$t1	9	0x00001230	
\$t2	10	0x00000010	
\$t3	11	0x00000000	
\$t4	12	0x00000000	
\$t5	13	0x00000000	
\$t6	14	0x00000000	
\$t7	15	0x00000000	
\$s0	16	0x00000000	
\$s1	17	0x00000000	
\$s2	18	0x00000000	
\$s3	19	0x00000000	
\$s4	20	0x00000000	
\$s5	21	0x00000002	
\$s6	22	0x00000000	
\$s7	23	0x00000000	
\$t8	24	0x00000000	
\$t9	25	0x00000000	
\$k0	26	0x00000000	
\$k1	27	0x00000000	
\$gp	28	0x00001800	
\$sp	29	0x00002ffc	
\$fp	30	0x00000000	
\$ra	31	0xedccffff	
pc		0x0000306c	
hi		0x00000000	
lo		0x00000000	


Data Segment								
Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)
0x00000000	0xedccffff	0xedccffff	0xedccffff	0xedccffff	0x0000ffff	0x00000000	0x00000000	0x00000000
0x00000020	0x00000000	0x00000000	0xedccffff	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000040	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000060	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000080	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x000000a0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x000000c0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x000000e0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000100	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00000120	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000

CPU结果:


```

000 edecffff edecffff edecffff edecffff 0000ffff 00000000 00000000 00000000
008 00000000 00000000 edecffff 00000000 00000000 00000000 00000000 00000000
010 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
018 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
020 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
028 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
030 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
038 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
040 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
048 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
050 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
058 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
060 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
068 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
070 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
078 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000

```



4. 压力测试

通过下面的Python程序生成仅一千条指令，对 除 beq 以外 (因为太菜了，不会写) 的指令进行压力测试：

```
1 import random
2
3 def generate():
4
5     op = random.randint(1,9)
6
7
8
9     def generate_add():
10         print("add
11         ${}, ${}, {}".format(random.randint(1,31), random.randint(1,31), random.randint
12         (1,31)))
13
14     def generate_sub():
15         print("sub ${}, ${}, {}".format(random.randint(1, 31),
16         random.randint(1, 31), random.randint(1, 31)))
17
18     def generate_lui():
19         hex =
20         ['0', '1', '2', '3', '4', '5', '6', '7', '8', '9', 'a', 'b', 'c', 'd', 'e', 'f']
21         imm = random.choice(hex) + random.choice(hex) + random.choice(hex)
22         +random.choice(hex)
23         print("lui ${}, 0x{}".format(random.randint(1,31), imm))
24
25     def generate_lw():
26         offset = ['0', '4', '8', '12', '16', '20', '24', '28',
27                 '32', '36', '40', '44', '48', '52', '56', '60']
28         print("lw ${}, {}
29         ($0)".format(random.randint(1,31), random.choice(offset)))
30
31     def generate_lw2():
32         offset = ['0', '4', '-8', '-12', '-16', '-20', '-24', '-28',
33                 '32', '-36', '-40', '-44', '-48', '-52', '-56', '-60']
34         print("ori $1, $0, 0x003c")
35         print("lw ${}, {}($1)".format(random.randint(1, 31),
36         random.choice(offset)))
37
38     def generate_sw():
39         offset = ['0', '4', '8', '12', '16', '20', '24', '28',
40                 '32', '36', '40', '44', '48', '52', '56', '60']
41         print("sw ${}, {}
42         ($0)".format(random.randint(1,31), random.choice(offset)))
43
44     def generate_sw2():
45         offset = ['0', '4', '-8', '-12', '-16', '-20', '-24', '-28',
46                 '32', '-36', '-40', '-44', '-48', '-52', '-56', '-60']
47         print("ori $1, $0, 0x003c")
48         print("sw ${}, {}($1)".format(random.randint(1, 31),
49         random.choice(offset)))
50
51     if op == 1:
52         generate_add()
```

```

42     elif op == 2:
43         generate_sub()
44     elif op==3:
45         generate_lui()
46     elif op==4:
47         generate_lw()
48     elif op==5:
49         generate_lw2()
50     elif op==6:
51         generate_sw()
52     else:
53         generate_sw2()
54
55 for i in range(700):
56     generate()

```

由于数据随机性强，MARS容易出现异常中断，我将MARS中的add (sub) 都替换为addu (subu) ，再与CPU的结果进行对比。

结果初步吻合。

思考题

1. 上面我们介绍了通过 FSM 理解单周期 CPU 的基本方法。请大家指出单周期 CPU 所用到的模块中，哪些发挥状态存储功能，哪些发挥状态转移功能。
 - 状态存储：IM、GRF、DM
 - 状态转移：NPC, ALU
2. 现在我们的模块中 IM 使用 ROM，DM 使用 RAM，GRF 使用 Register，这种做法合理吗？请给出分析，若有改进意见也请一并给出。
 - 合理。
 - 没有改进意见。
3. 在上述提示的模块之外，你是否在实际实现时设计了其他的模块？如果是的话，请给出介绍和设计的思路。

- 我另外设计了一个 NPC 模块。
- 功能介绍见《关键模块构造》部分。
- 设计思路：

①从Ctrl引出ALUOp

②从ALU引出 $R[rs] == R[rd]$ 的结果；

引入到NPC判断是非跳转类还是beq跳转。

同时考虑到课上扩展，我将可能出现的PC更新方式作大致分类，罗列如下：

- **非跳转类**： $PC \leftarrow PC + 4$

- **b 跳转类**：

$PC \leftarrow (R[rs] == R[rt]) ? PC + 4 + \text{sign_extend}(\text{Imm} || 0^2) : PC + 4$

- beq

- beqz

- blt

-

- **j 跳转类**： $PC \leftarrow PC_{31..28} || \text{Imm}_{25..0} || 0^2$

- j
- jal: 还需要回写 $R[31] \leftarrow PC+4$
- jr跳转类: $PC \leftarrow R[rs]$
 - jr
 - jalr

4. 事实上, 实现 nop 空指令, 我们并不需要将它加入控制信号真值表, 为什么?

- nop各为全为0, 因此产生控制信号也全为0
 - NOPOp为0, 不会跳转
 - RegWrite, 不会改变寄存器堆
 - MemWrite, 不会改变内存
- 综上, nop不会对CPU造成影响

5. 阅读 Pre 的 [“MIPS 指令集及汇编语言”](#) 一节中给出的测试样例, 评价其强度 (可从各个指令的覆盖情况, 单一指令各种行为的覆盖情况等方面分析), 并指出具体的不足之处。

- 寄存器覆盖较少
- beq 测试时, 没有测试offset为负数的情况, 测试不够充分
-