

ELKA DIGITAL.01	LEMBAR KERJA	NOMOR : 1
	GERBANG LOGIKA	WAKTU :
		TGL :
		NAMA :


A. TUJUAN

Setelah selesai melaksanakan percobaan ini, praktikan diharapkan dapat:

- 1) Mengetahui berbagai jenis gerbang dasar logika
- 2) Memahami dasar operasi logika untuk gerbang AND, NAND, OR, NOR dan EXOR.
- 3) Memahami struktur internal dari beberapa IC logika.

B. TEORI DASAR

Gerbang dasar logika merupakan suatu piranti elektronik berlogika biner dengan Beberapa saluran masukan dan satu saluran keluaran. Keluaran gerbang and berlogika 1 jika semua masukannya berlogika 1. Gerbang OR akan berlogika 1 jika sekurang-kurangnya salah satu masukannya berlogika 1. Sedangkan EXOR akan berlogika 1 jika masukannya berbeda. Gerbang NAND dan NOR berturut-turut merupakan lawan dari Gerbang AND dan OR.



Gambar 1.1. Konfigurasi pin pada IC yang digunakan.

C. ALAT DAN BAHAN

1. Trainer Elektronika digital
2. Kabel Jumper (penghubung)
3. Multimeter analog dan digital

D. TUGAS PENDAHULUAN

Dari tabel kebenaran berikut ini A dan B merupakan masukan dan F keluaran dan gambarkan bentuk gerbang dasar logikanya.

A	B	F
0	0	0
0	1	0
1	0	0
1	1	1

Gerbang

A	B	F
0	0	0
0	1	1
1	0	1
1	1	1

Gerbang

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

Gerbang

A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

Gerbang

A	B	F
0	0	0
0	1	1
1	0	1
1	1	0

Gerbang


E. KESEHATAN DAN KESELAMATAN KERJA

1. Periksa kelengkapan alat dan bahan sebelum digunakan.
2. Pelajari dan pahami petunjuk praktikum pada lembar kegiatan praktikum.
3. Pastikan tegangan keluaran catu daya sesuai yang dibutuhkan.
4. Sebelum catu daya dihidupkan hubungi dosen pendamping untuk mengecek kebenaran rangkaian.
5. Yakinkan tempat anda aman dari sengatan listrik.
6. Hati-hati dalam penggunaan peralatan praktikum !

F. LANGKAH KERJA

F.1. PERCOBAAN GERBANG AND (2 INPUT - 1 OUTPUT)

Perhatikan gambar di bawah ini :



Gambar 1.2. Rangkaian Percobaan AND Gate

1. Amatilah Blok AND GATE pada trainer elektronika digital.
2. Susunlah rangkaian sesuai gambar 1.2.


3. Hubungkan input AND Gate A1 dengan S1 dan A2 dengan S2 pada blok logic switch.
4. Selanjutnya hubungkan pin F1 (OUT AND GATE) dengan L1 pada blok LED display sebagai indicator keluaran gerbang logika.
5. Mintakan kepada pembimbing praktikum untuk memeriksa rangkaian yang telah disusun. Jika rangkaian sudah benar, hidupkan catu daya.
6. Ubah-ubahlah nilai sinyal masukan sesuai dengan tabel 1.1, tuliskan apa yang diamati terhadap sinyal keluaran OUT AND GATE (L1) sesuai tabel di bawah ini, Jika L1 Menyala maka kondisi OUT nya berlogika 1 jika L1 padam maka kondisi OUT nya berlogika 0.
7. Jika percobaan telah selesai, matikan catu dayanya.

Tabel 1.1. Tabel kebenaran gerbang AND

IN A1	IN B1	OUT F1
S1	S2	L1
0	0	
0	1	
1	0	
1	1	

F.2. PERCOBAAN GERBANG OR (2 INPUT-1 OUTPUT)

Perhatikan gambar di bawah ini :



Gambar 1.3. Rangkaian Percobaan OR Gate

1. Amatilah blok 2 INPUT OR GATE pada trainer elektronika digital.
2. Susunlah rangkaian sesuai gambar 1.3.
3. Hubungkan input OR Gate A1 dengan S1 dan A2 dengan S2 pada blok logic switch.
4. Selanjutnya hubungkan pin F1 (OUT OR GATE) dengan L1 pada blok LED display sebagai indicator keluaran gerbang logika.
5. Mintakan kepada pembimbing praktikum untuk memeriksa rangkaian yang telah disusun. Jika rangkaian sudah benar, hidupkan catu daya.
6. Ubah-ubahlah nilai sinyal masukan sesuai dengan tabel 1.2, tuliskan apa yang diamati terhadap sinyal keluaran OUT OR GATE (L1) sesuai tabel di bawah ini, Jika L1 Menyala maka kondisi OUT nya berlogika 1 jika L1

padam maka kondisi OUT nya berlogika 0.


7. Jika percobaan telah selesai, matikan catu dayanya.

Tabel 1.2. Tabel kebenaran gerbang OR

IN A1	IN B1	OUT F1
S1	S2	L1
0	0	
0	1	
1	0	
1	1	

F.3. PERCOBAAN GERBANG NAND (2 INPUT-1 OUTPUT)

Perhatikan gambar di bawah ini :



Gambar 1.4. Rangkaian Percobaan NAND Gate

1. Amatilah blok 2 input NAND Gate pada trainer elektronika digital.
2. Susunlah rangkaian sesuai gambar 1.4.
3. Hubungkan input NAND Gate A1 dengan S1 dan A2 dengan S2 pada blok logic switch.
4. Selanjutnya hubungkan pin F1 (OUT NAND GATE) dengan L1 pada blok LED display sebagai indicator keluaran gerbang logika.
5. Mintakan kepada pembimbing praktikum untuk memeriksa rangkaian yang telah disusun. Jika rangkaian sudah benar, hidupkan catu daya.
6. Ubah-ubahlah nilai sinyal masukan sesuai dengan tabel 1.2, tuliskan apa yang diamati terhadap sinyal keluaran OUT NAND GATE (L1) sesuai tabel di bawah ini, Jika L1 Menyala maka kondisi OUT nya berlogika 1 jika L1 padam maka kondisi OUT nya berlogika 0.
7. Jika percobaan telah selesai, matikan catu dayanya.


Tabel 1.3. Tabel kebenaran gerbang NAND

IN A1	IN B1	OUT F1
S1	S2	L1
0	0	
0	1	
1	0	

1	1	
---	---	-------

F.4. PERCOBAAN GERBANG NOR (2 INPUT-1 OUTPUT)

Perhatikan gambar di bawah ini :



Gambar 1.5. Rangkaian Percobaan NOR Gate


1. Amatilah blok 2 input NOR Gate pada trainer elektronika digital.
2. Susunlah rangkaian sesuai gambar 1.5.
3. Hubungkan input NOR Gate A1 dengan S1 dan A2 dengan S2 pada blok logic switch.
4. Selanjutnya hubungkan pin F1 (OUT NOR GATE) dengan L1 pada blok LED display sebagai indicator keluaran gerbang logika.
5. Mintakan kepada pembimbing praktikum untuk memeriksa rangkaian yang telah disusun. Jika rangkaian sudah benar, hidupkan catu daya.
6. Ubah-ubahlah nilai sinyal masukan sesuai dengan tabel 1.2, tuliskan apa yang diamati terhadap sinyal keluaran OUT NOR GATE (L1) sesuai tabel di bawah ini, Jika L1 Menyala maka kondisi OUT nya berlogika 1 jika L1 padam maka kondisi OUT nya berlogika 0.
7. Jika percobaan telah selesai, matikan catu dayanya.

Tabel 1.3. Tabel kebenaran gerbang NOR

IN A1	IN B1	OUT F1
S1	S2	L1
0	0	
0	1	
1	0	
1	1	

F.5. PERCOBAAN GERBANG NOT (1 INPUT-1 OUTPUT)

Perhatikan gambar di bawah ini :



Gambar 1.6. Rangkaian Percobaan NOT Gate


1. Amatilah blok NOT Gate pada trainer elektronika digital.
2. Susunlah rangkaian sesuai gambar 1.6.
3. Hubungkan input NOT Gate A1 dengan S1 pada blok logic switch.
4. Selanjutnya hubungkan pin F1 (OUT NOT Gate) dengan L1 pada blok LED display sebagai indicator keluaran gerbang logika.
5. Mintakan kepada pembimbing praktikum untuk memeriksa rangkaian yang telah disusun. Jika rangkaian sudah benar, hidupkan catu daya.
6. Ubah-ubahlah nilai sinyal masukan sesuai dengan tabel 1.2, tuliskan apa yang diamati terhadap sinyal keluaran OUT NOT GATE (L1) sesuai tabel di bawah ini, Jika L1 Menyala maka kondisi OUT nya berlogika 1 jika L1 padam maka kondisi OUT nya berlogika 0.
7. Jika percobaan telah selesai, matikan catu dayanya.

Tabel 1.3. Tabel kebenaran gerbang NOT

IN A1	OUT F1
S1	L1
0	
1	

F.6. PERCOBAAN GERBANG X-OR (2 INPUT-1 OUTPUT)

Perhatikan gambar di bawah ini :



Gambar 1.7. Rangkaian Percobaan X-OR Gate

1. Amatilah blok 2 input X-OR Gate pada trainer elektronika digital.
2. Susunlah rangkaian sesuai gambar 1.7.
3. Hubungkan input X-OR Gate A1 dengan S1 dan A2 dengan S2 pada blok logic switch.
4. Selanjutnya hubungkan pin F1 (OUT X-OR Gate) dengan L1 pada blok LED display sebagai indicator keluaran gerbang logika.
5. Mintakan kepada pembimbing praktikum untuk memeriksa rangkaian yang telah disusun. Jika rangkaian sudah benar, hidupkan catu daya.
6. Ubah-ubahlah nilai sinyal masukan sesuai dengan tabel 1.2, tuliskan apa yang diamati terhadap sinyal keluaran Out X-OR Gate (L1) sesuai tabel di

bawah ini, Jika L1 Menyala maka kondisi OUT nya berlogika 1 jika L1 padam maka kondisi OUT nya berlogika 0.

7. Jika percobaan telah selesai, matikan catu dayanya.

Tabel 1.3. Tabel kebenaran gerbang X-OR

<i>IN A1</i>	<i>IN B1</i>	<i>OUT F1</i>
<i>S1</i>	<i>S2</i>	<i>L1</i>
0	0	
0	1	
1	0	
1	1	

ELKA DIGITAL.02	LEMBAR KERJA	NOMOR : 2
	RANGKAIAN LOGIKA	WAKTU :
		TGL :
		NAMA :

A. TUJUAN

- 1) Memahami berbagai kombinasi logika NAND atau NOR untuk mendapatkan gerbang dasar yang lain.
- 2) Menyusun suatu rangkaian kombinasi logika menggunakan satu jenis gerbang logika.

B. TEORI DASAR

Suatu gerbang logika dapat diperoleh dari satu atau beberapa gerbang logika lainnya yang disusun dalam suatu rangkaian kombinasi tertentu. Secara matematis kombinasi tersebut memenuhi kaidah aljabar Boole, antara lain :

Hukum Asosiatif : $A.B.C = (A.B).C = (A.(B.C)) = (A.C).B$

Hukum Komutatif : $A.B = B.A$
 $A + B = B + A$

Hukum perluasan : $A = A.A.A.$
 $A = A + A + A +$

Hukum penjalinan dengan konstanta :

$A . 0 = 0$ $A + 0 = A$
 $A . 1 = A$ $A + 1 = 1$

Hukum pembalikan : $A = A$

Hukum Absorpsi : $A.(A + B) = A$
 $A + B.C = (A+B).(A+C)$

Hukum distributif : $A.B + A.C = A.(B+C)$
 $(A+B).(A+C) = A + B.C$


Dengan kaidah-kaidah tersebut, dapat disusun suatu fungsi gerbang logika dari satu atau beberapa gerbang lainnya.

C. ALAT DAN BAHAN

- 1) Modul Digital Electronic Trainer
- 2) Kabel-kabel penghubung
- 3) Multimeter

D. TUGAS PENDAHULUAN

- 1) Susun suatu rangkaian logika dengan menggunakan gerbang dasar NAND (maksimum 4 NAND) untuk mendapatkan NOT, AND, OR, NOR dan X-OR
- 2) Susun suatu rangkaian logika dengan menggunakan gerbang dasar NOR (maksimum 4 NOR) untuk mendapatkan NOT, AND, OR, NAND dan X-OR 3.
- 3) Ubahlah rangkaian berikut ini menggunakan gerbang logika maksimum 4 buah gerbang NAND!



- 4) Ubahlah rangkaian pada soal no.3 menggunakan menggunakan gerbang logika maksimum 4 buah gerbang NOR!


E. KESEHATAN DAN KESELAMATAN KERJA

1. Periksa kelengkapan alat dan bahan sebelum digunakan.
2. Pelajari dan pahami petunjuk praktikum pada lembar kegiatan praktikum.
3. Pastikan tegangan keluaran catu daya sesuai yang dibutuhkan.
4. Sebelum catu daya dihidupkan hubungi dosen pendamping untuk mengecek kebenaran rangkaian.
5. Yakinkan tempat anda aman dari sengatan listrik.
6. Hati-hati dalam penggunaan peralatan praktikum !

F. PERCOBAAN

F.1. Percobaan Pertama

Perhatikan gambar berikut ini :



Gambar 2.1. Rangkaian percobaan pertama


1. Pasangkan dua buah gerbang logika sesuai dengan gambar 2.1. Konfigurasi pin-pin sesuai dengan gambar 2.1.
2. Hubungkan A1 dengan S1 dan B1 dengan S2 pada Logic switch, dan hubungkan F1 dengan A2 dan B2 serta hubungkan F2 dengan L1 LED display.
3. Mintalah kepada pembimbing praktikum untuk memeriksa apakah rangkaian yang disusun sudah benar. Jika rangkaian sudah benar, hidupkan catu daya.
4. Ubah-ubah sinyal masukan A dan B, catat nilai keluarannya F pada tabel 2.1.

Tabel 2.1. Tabel percobaan pertama

IN A1	IN B1	OUT F2
S1	S2	L1
0	0	
0	1	
1	0	
1	1	

F.2. Percobaan Kedua

Ulangi seperti percobaan pertama untuk rangkaian gambar 2.2




Gambar 2.2. Rangkaian percobaan kedua

Tabel 2.2. Tabel percobaan kedua

IN A1	IN B1	OUT F2
S1	S2	L1
0	0	
0	1	
1	0	
1	1	

F.3. Percobaan Ketiga

Ulangi seperti percobaan pertama untuk rangkaian gambar 2.3




Gambar 2.3. Rangkaian percobaan ketiga

Tabel 2.3. Tabel percobaan ketiga

IN A1	IN B1	OUT F1
S1	S2	L1
0	0	
0	1	
1	0	
1	1	

F.3. Percobaan Keempat

Ulangi seperti percobaan pertama untuk rangkaian gambar 2.4




Gambar 2.4. Rangkaian percobaan keempat

Tabel 2.4. Tabel percobaan keempat

IN A1	IN B1	OUT F1
S1	S2	L1
0	0	
0	1	
1	0	
1	1	

F.3. Percobaan Kelima

Ulangi seperti percobaan pertama untuk rangkaian gambar 2.5



Gambar 2.5. Rangkaian percobaan kelima

Tabel 2.4. Tabel percobaan kelima

IN A1	IN B1	OUT F1
S1	S2	L1
0	0	
0	1	
1	0	
1	1	

ELKA DIGITAL.004	LEMBAR KERJA	NOMOR : 4
	PEMECAH SANDI	WAKTU :
		TGL :
		NAMA :


A. TUJUAN

Setelah selesai melaksanakan percobaan ini, praktikan diharapkan dapat:

1. Mengetahui, mempelajari dan memahami operasi rangkaian logika untuk memecah sandi bilangan desimal.
2. Memahami cara menampilkan data menggunakan peraga seven segment (7 ruas).
3. Mengetahui dan memahami cara kerja suatu IC pemecah sandi BCD ke tujuh ruas.

B. TEORI DASAR





Pemecah sandi (decoder) merupakan suatu rangkaian logika terintegrasi yang berfungsi untuk menampilkan kode-kode biner menjadi tanda-tanda yang dapat ditangkap secara Visual. Sesuai dengan ragam cara penyandian, maka dapat dijumpai beragam tipe Dekoder, yang salah satu diantaranya dekoder BCD ke dasan. Dekoder yang akan Dipelajari dalam percobaan ini mempunyai 4 saluran masukan, dan 7 saluran keluaran. Sinyal keluaran 0 dari dekoder ini akan mengaktifkan (menyalakan) salah satu ruas Led pada peraga 7 ruas (gambar 1).



Gambar 4.1. Pemecah sandi BCD ke seven segment

Untuk menyatakan bilangan desimal dalam peraga seven segment, maka tabel kebenarannya ditunjukkan pada tabel 1. Berdasarkan tabel tersebut dapat ditentukan fungsi logika dari masing-masing ruas. Pada percobaan ini, fungsi tersebut dikembangkan sehingga hanya diperlukan gerbang AND, OR, dan NOR masing-masing satu IC untuk menyusun rangkaian logika tiap ruas.

Tabel 1. Decoder BCD to Seven Segmen IC 7447 (Common Anoda)

Desimal	Input Decoder				Kondisi Logika Seven Segmen								Display
	D	C	B	A	Dp	G	F	E	D	C	B	A	
0	0	0	0	0	0	0	0	0	0	0	0	0	
1	0	0	0	1	0	0	0	0	1	1	1	1	
2	0	0	1	0	0	0	0	0	0	1	1	0	
3	0	0	1	1	0	1	0	1	1	0	1	1	
4	0	1	0	0	0	1	0	0	1	1	1	1	
5	0	1	0	1	0	1	1	0	0	1	1	0	
6	0	1	1	0	0	1	1	0	1	1	0	1	
7	0	1	1	1	0	0	1	1	1	1	0	1	
8	1	0	0	0	0	1	1	1	1	1	1	1	
9	1	0	0	1	0	1	1	0	0	0	1	1	

C. ALAT DAN BAHAN

1. Modul Digital Electronic Trainer
2. Kabel Jumper (penghubung)
3. Multimeter analog dan digital

D. KESEHATAN DAN KESELAMATAN KERJA


1. Periksa kelengkapan alat dan bahan sebelum digunakan.
2. Pelajari dan pahami petunjuk praktikum pada lembar kegiatan praktikum.
3. Pastikan tegangan keluaran catu daya sesuai yang dibutuhkan.

4. Sebelum catu daya dihidupkan hubungi dosen pendamping untuk mengecek kebenaran rangkaian.
5. Yakinkan tempat anda aman dari sengatan listrik.
6. Hati-hati dalam penggunaan peralatan praktikum !

E. LANGKAH KERJA

E.1. BINARY CODED DECIMAL TO SEVEN SEGMENT DECODER

1. Pastikan catu daya pada posisi OFF pada Digital Electronic Trainer. Pasangkan Kabel penghubung pada modul sesuai dengan gambar 4.2.
2. Hubungkan pin-pin input Decoder (In A, In B, In C, In D) pada blok saklar (S1, S2, S3 dan S4). Kemudian hubungkan keluaran blok decoder ke input seven segmen (A, B, C, D, E, F, G). Pada percobaan gunakanlah Blok Seven segmen Common Anoda.
3. Minta kepada pembimbing praktikum untuk memeriksa apakah rangkaian yang disusun sudah benar.
4. Jika rangkaian sudah benar, hidupkan catu daya dan variasikan nilai sinyal masukan. Isikan hasil pengamatan pada tabel 4.1 berikut ini.



Gambar 4.2. Diagram perbaan BDC to seven segmen decoder

Tabel2. Pengamatan BCD to 7 segmen Decoder

No.	Input decoder				Logika Seven Segmen						
	D	C	B	A	G	F	E	D	C	B	A
1.	0	0	0	0	...	...	...	...	...	...	...
2.	0	0	0	1	...	...	...	...	...	...	...
3.	0	0	1	0	...	...	...	...	...	...	...
4.	0	0	1	1	...	...	...	...	...	...	...
5.	0	1	0	0	...	...	...	...	...	...	...
6.	0	1	0	1	...	...	...	...	...	...	...
7.	0	1	1	0	...	...	...	...	...	...	...
8.	0	1	1	1	...	...	...	...	...	...	...
9.	1	0	0	0	...	...	...	...	...	...	...

5. Berikan kesimpulan dari percobaan yang telah dilakukan

ELKA DIGITAL.05	LEMBAR KERJA	NOMOR : 5
	FLIP-FLOP	WAKTU :
		TGL :
		NAMA :

A. TUJUAN


- 1) Mengenal, mengerti dan memahami operasi dasar rangkaian Flip-Flop.
- 2) Mengenal berbagai macam IC Flip-Flop.

B. TEORI DASAR

Pemahaman terhadap rangkaian Flip-Flop (FF) ini sangat penting karena FF merupakan satu sel memori. Keadaan keluaran FF dapat berada dalam keadaan tinggi atau keadaan rendah, untuk selang waktu yang dikehendaki. Biasanya untuk mengubah keadaan tersebut diperlukan suatu masukan pemicu. Berikut ini akan diuraikan secara singkat tentang berbagai tipe FF.


B1. Flip-Flop SR

Flip-Flop SR merupakan rangkaian dasar untuk menyusun berbagai jenis FF yang lainnya. FF-SR dapat disusun dari dua gerbang NAND atau dua gerbang NOR.



S	R	Q_{n+1}
0	1	1
1	0	0
1	1	Q_n
0	0	Don't Care


Gambar 5.1. FF SR dari gerbang NAND



Gambar 5.2. FF SR dari gerbang NOR


B.2. Flip-Flop SR Terlonceng

FF jenis ini dapat dirangkai dari FF-SR ditambah dengan dua gerbang AND atau NAND untuk masukan pemacu yang disebut dengan sinyal clock (ck).



Gambar 5.3. FF terlonceng dari NAND


ck	S	R	A	B	Q_{n+1}
0	0	0	1	1	Q_n
0	0	1	1	1	Q_n
0	1	0	1	1	Q_n
0	1	1	1	1	Q_n
1	0	0	1	1	Q_n
1	0	1	1	0	0
1	1	0	0	1	1
1	1	1	0	0	Don't Care



Gambar 5.4. FF terlonceng dari NOR

ck	S	R	a	B	Q_{n+1}
0	0	0	0	0	Q_n
0	0	1	0	0	Q_n
0	1	0	0	0	Q_n
0	1	1	0	0	Q_n
1	0	0	0	0	Q_n
1	0	1	0	1	0
1	1	0	1	0	1
1	1	1	1	1	Don't Care


Dari tabel kebenaran kedua rangkaian diatas terlihat bahwa untuk sinyal clock yang tinggi, FF ini bekerja seperti FF-SR dari gerbang NOR, sedangkan untuk sinyal clock yang rendah, keluaran Q tidak bergantung kepada input R dan S, tetapi tetap mempertahankan keadaan terakhir sampai datangnya sinyal clock berikutnya. Sebagai ilustrasi, berikut ini diberikan contoh bentuk sinyal Q.



Gambar 5.5. Hubungan antara Q dengan S,R dan clock.

B.3. Flip-Flop Data

Pada FF-SR ada nilai-nilai masukan yang terlarang. Untuk menghindari adanya nilai terlarang tersebut, disusun suatu jenis FF lain yang dinamakan FF Data. Rangkaian ini dapat diperoleh dengan menambahkan satu gerbang NOT pada masukan FF terlonceng sebagai berikut:




Gambar 5.6. a) Rangkaian FF-Data, b) Tabel Kebenaran, c) Penundaan pulsa

Dari gambar 5.6 tersebut terlihat bahwa untuk sinyal clock yang rendah, keluaran Q akan tetap "terkunci" atau "tergerendel" pada nilai terakhirnya. Dalam hal ini dapat dikatakan bahwa pada saat kondisi clock rendah, sinyal masukan D tidak mempengaruhi keluaran Q. Sedangkan untuk sinyal clock yang tinggi, maka akan diperoleh keluaran sesuai dengan data D yang masuk saat itu.

B.4. Flip-Flop JK

FF JK mempunyai masukan "J" dan "K". FF ini "dipicu" oleh suatu pinggiran pulsa clock positif atau negatif. FF JK merupakan rangkaian dasar

untuk menyusun sebuah pencacah. FF JK dibangun dari rangkaian dasar FF-SR dengan menambahkan dua gerbang AND pada masukan R dan S serta dilengkapi dengan rangkaian diferensiator pembentuk denyut pulsa clock seperti yang ditunjukkan pada gambar 7.



Gambar 5.7. Rangkaian FF JK

Pada FF JK ini, masukan J dan K disebut masukan pengendali karena kedua masukan ini yang menentukan keadaan yang harus dipilih oleh FF pada saat pulsa clock tiba (dapat pinggiran positif atau negatif, tergantung kepada jenis FFnya). FF ini berbeda dengan FF-D karena pada FF-JK masukan clock adalah masukan yang dicacah, dan masukan J serta K adalah masukan yang mengendalikan FF itu. Cara kerja dari FF-JK adalah sebagai berikut :

- 1) Pada saat J dan K keduanya rendah, gerbang AND tidak memberikan tanggapan sehingga keluaran Q tetap bertahan pada keadaan terakhirnya.
- 2) Pada saat J rendah dan K tinggi, maka FF akan diseret hingga diperoleh keluaran $Q = 0$ (kecuali jika FF memang sudah dalam keadaan reset atau Q memang sudah pada keadaan rendah).
- 3) Pada saat J tinggi dan K rendah, maka masukan ini akan mengeset FF hingga diperoleh keluaran $Q = 1$ (kecuali jika FF memang sudah dalam keadaan set atau Q sudah dalam keadaan tinggi).
- 4) Pada saat J dan K kedua-duanya tinggi, maka FF berada dalam keadaan "toggle", artinya keluaran Q akan berpindah pada keadaan lawan jika pinggiran pulsa clocknya tiba.

C. ALAT DAN BAHAN

1. Modul Digital Electronic Trainer
2. Kabel Jumper (penghubung)
3. Multimeter analog dan digital

D. KESEHATAN DAN KESELAMATAN KERJA

1. Periksa kelengkapan alat dan bahan sebelum digunakan.
2. Pelajari dan pahami petunjuk praktikum pada lembar kegiatan praktikum.
3. Pastikan tegangan keluaran catu daya sesuai yang dibutuhkan.
4. Sebelum catu daya dihidupkan hubungi dosen pendamping untuk mengecek kebenaran rangkaian.
5. Yakinkan tempat anda aman dari sengatan listrik.
6. Hati-hati dalam penggunaan peralatan praktikum !


E. TUGAS PENDAHULUAN

1. Terangkan dengan singkat tentang kerja Flip-Flop SR dan Flip-Flop Master Slave.
Apa beda antara Flip-Flop Master Slave ini dengan Flip-Flop JK?
2. Gambarkan rangkaian Flip-flop di dalam IC TTL 7473, 7474, 7475, dan 7476?
3. Flip-flop T dapat dibangun dari Flip-Flop JK dengan menetapkan $J = 1$, dan $K = 1$.
Jika clock nya berupa kotak periodik, gambarkan pulsa keluarannya!

F. PROSEDUR PERCOBAAN (FLIP-FLOP)

F.1. RS FLIP-FLOP

- 1) Susunlah rangkaian RS-FF sesuai gambar 5.8 menggunakan gerbang-gerbang dasar berikut:




Gambar 5.8 Rangkaian SR flip flop dengan gerbang NAND

- 2) Isilah Tabel Kebenaran Berikut Ini:

STEP	S	R	Q	Q'
1	0	1	...	...
2	0	0	...	...
3	1	0	...	...
4	0	0	...	...
5	0	1	...	...
6	1	1	...	...

3) Susunlah rangkaian RS-FF menggunakan gerbang-gerbang dasar berikut:




Gambar 5.9 Rangkaian Rs flip flop dengan gerbang NOR

4) Isilah tabel kebenaran berikut ini:

STEP	S	R	Q	Q'
1	0	1	...	...
2	0	0	...	...
3	1	0	...	...
4	0	0	...	...
5	0	1	...	...
6	1	1	...	...

F.2. D FLIP-FLOP

1. Susunlah rangkaian D-FF menggunakan gerbang dasar sesuai gambar berikut:




Gambar 5.10 Rangkaian D FLIP-FLOP

2. Periksalah rangkaian, bila sudah ON-kanlah sumber tegangan.
3. Buatlah preset (S4) dan Clear (S3) pada kedudukan 1 sehingga tidak mempengaruhi kerja dari flip-flop
4. Buatlah informasi input bervariasi dan masukkan pulsa clock ke flip-flop
5. Buatlah saklar preset (S4) pada kedudukan 0, maka flip-flop dalam keadaan set
6. Buatlah saklar clear (S3) pada kedudukan 0, maka flip-flop dalam keadaan reset. pada keadaan preset = 0 dan clear = 0 tidak akan ada persesuaian karena preset dan clear tetap berlawanan.
7. Tuliskan kesimpulan.

F.3. JK FLIP-FLOP

1. Susunlah rangkaian JK-FF menggunakan ic 74LS73 sesuai gambar berikut:



Gambar 5.11 Rangkaian JK FLIP-FLOP

2. Berikan input sesuai dengan tabel kebenaran berikut ini, serta amati outputnya dan catat hasilnya pengamatan pada tabel :

TABEL 1. RESET = 0

CLOCK	INPUT		OUTPUT	
	J	K	Q	Q'
1	0	0	0	1
2	0	1	0	1
3	1	0	1	0
4	1	1	0	1

TABEL 2. RESET = 1

CLOCK	INPUT		OUTPUT	
	J	K	Q	Q'
1	0	0	...	...
2	0	1	...	...
3	1	0	...	...
4	1	1	...	...

3. Buatlah analisa dari karakteristik sekuensial dari J-K Flip-flop!

ELKA DIGITAL.06	LEMBAR KERJA	NOMOR : 6
	SHIFT REGISTER	WAKTU :
		TGL :
		NAMA :

A. TUJUAN

Praktikan mengenal, mengerti dan memahami :

- 1) Cara kerja register.
- 2) Cara memasukkan data secara seri maupun paralel.
- 3) Cara mengeluarkan data secara seri maupun paralel.
- 4) Berbagai IC register.

B. TEORI DASAR

Register adalah suatu rangkaian logika yang berfungsi untuk menyimpan data atau informasi. Secara elektronik, register dapat dibangun dari satu atau beberapa Flip-Flop (FF) yang digabungkan menjadi satu. Setiap FF hanya mampu menyimpan data 1 bit. Ini berarti bahwa untuk menyimpan data 4 bit diperlukan empat buah FF. Dalam hal ini, FF Data merupakan jenis FF yang banyak digunakan dalam menyusun rangkaian register, karena FF Data dapat merekam dan menahan data. Keluaran FF ini akan berubah sesuai dengan data yang dimasukkan ketika clock-nya mulai naik dan setelah kondisi clock tinggi. Proses ini dinamakan proses merekam data. Sedangkan ketika clocknya mulai turun dan setelah clocknya pada kondisi rendah, maka nilai keluaran dari FF Data tidak dapat berubah. Proses ini dinamakan proses menahan atau menyimpan data.

Pada Register lebih dari satu bit, dikenal dua cara untuk menyimpan data, yaitu :

- Penyimpanan data secara berderet (seri)
- Penyimpanan data secara jajar (paralel)

Demikian pula dengan cara mengeluarkan data dari register. Untuk mengeluarkan data dari register lebih dari satu bit dapat dilakukan melalui dua mekanisme, yaitu :


- Pengeluaran data secara berderet (seri)
- Pengeluaran data secara jajar (paralel)

B.1. Penyimpanan data secara seri (berderet)

Penyimpanan data secara seri dilakukan dengan memasukkan data per bit, misalnya dari FF paling kiri digeser per bit ke kanan sampai semua FF terisi. Penyimpanan seperti ini dinamakan "penyimpanan data geser kanan". Penggeseran data ini dikendalikan melalui sinyal clock.


Gambar 6.1 menyatakan rangkaian penyimpanan data secara seri, yang menggunakan FF data. Misalkan FF data yang dipilih akan mengambil data

ketika sinyal clock mulaiturun (trailing-edge). Pengambilan data terjadi ketika sinyal clock bernilai rendah dan penahanan data dilakukan ketika sinyal clock bernilai tinggi



Gambar 6.1. Rangkaian Penyimpanan Data Secara Seri

Dalam rangkaian gambar 6.1 terlihat bahwa keluaran dari FF Q3, Q2 dan Q1 merupakan masukan data bagi FF berikutnya. Berikut ini disajikan sebuah contoh bentuk sinyal yang dihasilkan oleh register tersebut dalam bentuk diagram waktu (gambar 6.2). Dari diagram tersebut terlihat bahwa data yang dimasukkan ke FF paling kiri digeser ke kanan secara berkesinambungan dan untuk menyimpan data 4 bit secara seri diperlukan waktu empat kali periode clock-nya.



Gambar 6.2. Diagram Waktu untuk pengambilan data secara seri

C. ALAT DAN BAHAN

1. Modul Digital Electronic Trainer
2. Kabel Jumper (penghubung)
3. Multimeter analog dan digital


D. KESEHATAN DAN KESELAMATAN KERJA

1. Periksa kelengkapan alat dan bahan sebelum digunakan.

2. Pelajari dan pahami petunjuk praktikum pada lembar kegiatan praktikum.
3. Pastikan tegangan keluaran catu daya sesuai yang dibutuhkan.
4. Sebelum catu daya dihidupkan hubungi dosen pendamping untuk mengecek kebenaran rangkaian.
5. Yakinkan tempat anda aman dari sengatan listrik.
6. Hati-hati dalam penggunaan peralatan praktikum !

E. PERCOBAAN

A. Percobaan Pertama



Gambar 6.3. Rangkaian Shift Register IC 74164

- 1) Pastikan catu daya dalam posisi OFF.
- 2) Susunlah rangkaian seperti pada gambar 6.3 menggunakan blok shift register menggunakan IC 74164.
- 3) Hubungkan Masukan A - B dengan S1, hubungkan CLR dengan S2.
- 4) Hubungkan CLK dengan clock generator output
- 5) Atur clock generator pada posisi minimum.
- 6) Hubungkan keluaran Q0 dengan L1, Q1 dengan L2, Q2 dengan L3, Q3 dengan L4, Q4 dengan L5, Q5 dengan L6, Q6 dengan L7 dan Q7 dengan L8.
- 7) Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya.
- 8) Atur S2 ke posisi logika 1, atur S1 ke logika 1.
- 9) Hidupkan saklar power. Amati led display.
- 10) Variasikan saklar S1 ke posisi logika 0 amati perubahan pada LED Display.
- 11) Pada saat yang bersamaan atur clock generator dari minimum menuju maksimum. Amati perubahan pada LED.

TUGAS AKHIR

Berikan kesimpulan dari data yang diperoleh dalam percobaan ini.