


그림 6.4 (a) 직류 바이어스 전압 V_{GS}에 중첩된 작은 시변 신호 $v_{gs}(t)$를 갖는 MOSFET 증폭기. (b) MOSFET은 바이어스점 Q 근방의 짧지만 거의-선형인 VTC 구간에서 동작한다. 그리고 출력 전압 $v_{ds} = A_v v_{gs}$를 제공한다.

묘사된 것처럼, 점대점으로 $v_{DS}(t)$를 구하는 데 VTC를 사용할 수 있다. 여기서 우리는 작은 진폭의 삼각파로 된 v_{gs}의 경우를 볼 수 있다. 구체적으로, v_{gs}의 진폭은 충분히 작아서 순시 동작점의 이동이 바이어스점 Q 주위에서 VTC의 짧은 거의-선형 구간으로 제한된다. 그 구간이 작으면 작을수록 선형성은 더 커지게 되고, 출력 전압 v_{ds}에서 신호 부분은 더욱더 삼각파에 근접하게 된다. 이것은 비선형 MOSFET에서 선형 증폭을 얻는 핵심이다.

그림 6.4(b)를 떠나기 전에 신호 v_{gs}의 진폭을 증가시킬 때에 어떤 일이 발생하는지 살펴보자. 순시 동작점은 VTC의 거의-선형 구간에 더 이상 갇히지 않을 것이고, 출력 신호 v_{ds}는 이상적인 삼각형 모양에서 벗어날 것이다. 즉, 비선형 왜곡을 나타낼 것이다. 더 나빠져서 입력 신호 진폭이 충분히 크게 된다면 순시 동작점은 구간 AB를 벗어날 수 있다. 만약 이것이 v_{gs}의 음의 최대치에서 발생한다면, 트랜지스터는 사이클의 한 부분 동안 차단(cut-off)될 것이고, v_{ds}의 양의 최대치는 'clipped-off'될 것이다. 만약에 그것이 v_{gs}의 양의 최대치에서 발생한다면, 트랜지스터는 그 사이클의 한 부분 동안 트라이오드 영역에 들어갈 것이고, v_{ds}의 음의 최대치는 평평하게 될 것이다. 바이어스점 Q의 위치 선택은 v_{ds}의 최대 허용 진폭(출력 허용 신호 스윙으로 불린다)에 깊은 영향을 갖게 될 수 있다. 우리는 이러한 중요한 점에 대해 나중에 좀 더 언급할 것이다.

정확히 동일한 유도 과정이 BJT 증폭기에 적용될 수 있다. 사실 우리가 해야 할 일은 그림 6.3과 6.4에서 NMOS 트랜지스터를 *npn* 트랜지스터로 대체하는 것이고, 그 BJT 대응 요소에 전압과 전류 심볼을 바꾸는 것이다. 그 결과 바이어스점 Q는

$$V_{CE} = V_{CC} - R_C I_S e^{V_{BE}/V_T} \tag{6.11}$$

로 연관된 직류 전압 V_{BE}와 V_{CE}와

$$I_C = I_S e^{V_{BE}/V_T} \tag{6.12}$$

로 연관된 직류 전류 I_C로 특성화될 것이다.

또한 직류 바이어스 전압 V_{BE}에 첨가된 소신호 v_{be}는

$$v_{BE}(t) = V_{BE} + v_{be}(t)$$

와 같이 된다. 이것은 출력 전압 $v_{CE}(t)$의 순시값을 얻기 위해 식 (6.9)에 대체될 수 있다. 여기서 다시 거의-선형 동작은 v_{be}를 순시 동작점의 이동이 바이어스점 Q 주위에 VTC의 짧고 거의-선형 구간에 충분히 작게 유지함으로써 얻어진다. 또한 출력의 최대 허용 신호 스윙에도 비슷한 말을 할 수 있다.

6.1.5 소신호 전압 이득

MOSFET의 경우 그림 6.4(a)에 있는 MOSFET 증폭기를 고려하자. 입력 신호 v_{gs}가 작게 유지되면, 출력의 대응 신호 v_{ds}는 Q점 주위의 VTC의 거의-선형 구간의 기울기 상수만큼 v_{gs}에 거의 비례할 것이다. 이는 증폭기의 전압 이득이고 그 값은 바이어스점 Q에서 VTC의 접선 기울기를 계산함으로써 구할 수 있다.

$$A_v = \left.\frac{dv_{DS}}{dv_{GS}}\right|_{v_{GS}=V_{GS}} \tag{6.13}$$

식 (6.5)를 이용하면

$$A_v = -k_n(V_{GS} - V_t)R_D \tag{6.14}$$

를 얻는다. 이는 바이어스점의 과구동 전압 V_{OV}에 의하여 다음과 같이 표현될 수 있다.

$$A_v = -k_n V_{OV} R_D \tag{6.15}$$

전압 이득의 이 표현식에 대해 다음과 같이 언급할 수 있다.

1. 이득이 음이다. 이는 반전 증폭기를 나타낸다. 즉, 입력과 출력 사이에 180° 위상 변이가 있다. 이 반전은 그림 6.4(b)에서 명백하며, 식 (6.5)에서 예상할 수 있었다.
2. 이득은 부하 저항 R_D, 트랜지스터의 트랜스컨덕턴스 k_n, 그리고 과구동 전압 V_{OV}에 비례한다. 이 모든 것은 직관적으로 이해할 수 있다.

전압 이득 A_v에 대한 간단하고 통찰력 있는 다른 표현은 바이어스점에서 드레인의 직류 전류가

$$I_D = \frac{1}{2}k_n V_{OV}^2$$

으로 V_{OV}에 연관된다는 것을 떠올림으로써 유도할 수 있다. 이 방정식을 식 (6.15)와 결합하여

$$A_v = -\frac{I_D R_D}{V_{OV}/2} \tag{6.16}$$

를 산출할 수 있다. 즉, 전압 이득은 단순히 $V_{OV}/2$에 대한 부하 저항 R_D 양단의 직류 전압 강하의 비율이다. 이것은 다음 식과 같이 또 다른 식으로 표현될 수 있다.

$$A_v = -\frac{V_{DD} - V_{DS}}{V_{OV}/2} \tag{6.17}$$

그림 6.4(b)에서 VTC의 최대 기울기는 B점에서 발생하므로 최대 이득 $|A_{v\max}|$는 트랜지스터를 B점으로 바이어스함으로써 얻어질 수 있다.

$$|A_{v\max}| = \frac{V_{DD} - V_{DS}|_B}{V_{OV}|_B/2}$$

그리고 $V_{DS}|_B = V_{OV}|_B$이므로

$$|A_{v\max}| = \frac{V_{DD} - V_{OV}|_B}{V_{OV}|_B/2} \tag{6.18}$$

여기서 $V_{OV}|_B$는 식 (6.7)에서 주어진다. 물론 이 결과는 B에서 바이어스하는 것은 출력에서 부의 신호 스윙에 대한 여지가 줄어들게 되므로 이론적으로 중요할 뿐이다. 그럼에도 불구하고 식 (6.18)의 결과는 기본 증폭기 회로로부터 얻을 수 있는 최대 전압 증폭을 결정하는 데 가치가 있다. 예를 들어 $V_{DD} = 5$ V와 $V_{OV}|_B = 0.5$ V로 동작하는 개별 회로 증폭기의 경우에, 얻을 수 있는 최대 이득은 18 V/V이다. $V_{DD} = 1.3$ V와 $V_{OV}|_B = 0.2$ V에서 동작하는 현대의 서브마이크론 크기의 MOSFET을 이용하는 집적 회로 증폭기는 11 V/V의 최대 이득을 실현할 수 있다.

결국, 이득을 최대화하기 위해서는 바이어스 Q점은 출력에서 요구된 신호 스윙과 일치하며 가능한 한 B점에 근접해야 한다. 이 점은 장 끝에 있는 문제들에서 좀 더 탐구될 것이다.

예제 6.1

그림 6.4(a)에 있는 증폭기 회로를 고려하자. 트랜지스터는 $V_t = 0.4$ V, $k_n' = 0.4$ mA/V^2, $W/L = 10$, $\lambda = 0$을 갖는다. 또한 $V_{DD} = 1.8$ V, $R_D = 17.5$ kΩ, $V_{GS} = 0.6$ V이다.

(a) $v_{gs} = 0$(따라서 $v_{ds} = 0$)에 대하여 V_{OV}, I_D, V_{DS}, A_v를 구하라.

(b) 드레인에서 허용되는 최대 대칭 신호 스윙은 얼마인가? 이로부터 정현파 v_{gs}의 최대 허용 진폭을 구하라.

풀이

(a) $V_{GS} = 0.6$ V이므로 $V_{OV} = 0.6 - 0.4 = 0.2$ V이다. 따라서 다음을 구할 수 있다.

$$\begin{aligned} I_D &= \frac{1}{2}k_n'\left(\frac{W}{L}\right)V_{OV}^2 \\ &= \frac{1}{2} \times 0.4 \times 10 \times 0.2^2 = 0.08 \text{ mA} \\ V_{DS} &= V_{DD} - R_D I_D \\ &= 1.8 - 17.5 \times 0.08 = 0.4 \text{ V} \end{aligned}$$

V_{DS}가 V_{OV}보다 더 크기 때문에 트랜지스터는 정말로 포화 영역에서 동작하고 있다. 전압 이득은 식 (6.15)로부터 구해질 수 있다.

$$\begin{aligned} A_v &= -k_n V_{OV} R_D \\ &= -0.4 \times 10 \times 0.2 \times 17.5 \\ &= -14 \text{ V/V} \end{aligned}$$

이와 동일한 결과가 식 (6.17)을 사용하여 구해질 수 있다.

(b) $V_{OV} = 0.2$ V 그리고 $V_{DS} = 0.4$ V이므로, 드레인에서 음의 최대 허용 신호 스윙은 0.2 V임을 알 수 있다. 양의 방향으로 +0.2 V의 스윙은 트랜지스터를 차단시키지 않으므로 허용된다.(v_{DS}의 결과값이 V_{DD}보다 상당히 낮게 되기 때문이다.) 따라서 드레인에서 허용되는 최대 대칭 신호 스윙은 ±0.2 V이다. v_{gs}의 대응하는 진폭은 다음과 같이 구해질 수 있다.

$$\hat{v}_{gs} = \frac{\hat{v}_{ds}}{|A_v|} = \frac{0.2 \text{ V}}{14} = 14.2 \text{ mV}$$

$\hat{v}_{gs} \ll V_{OV}$이므로 동작은 상당히 선형적일 것이다.(나중에 더 언급한다.)

허용 신호 스윙의 문제에 관한 깊은 통찰력은 그림 6.5에 보이는 신호 파형들을 검토하여 얻을 수 있다. MOSFET이 음의 v_{ds} 피크에서 포화로 유지되려면

$$v_{DS\min} \geq v_{GS\max} - V_t$$

로 보장되어야 한다. 즉,

$$0.4 - |A_v|\hat{v}_{gs} \geq 0.6 + \hat{v}_{gs} - 0.4$$

인데 결과적으로

$$\hat{v}_{gs} \leq \frac{0.2}{|A_v| + 1} = 13.3 \text{ mV}$$

가 된다. 이는 앞에서 구한 것과는 약간 다르다.




그림 6.5 예제 6.1의 증폭기에 대한 게이트와 드레인에서 신호 파형들. 항상 포화 영역 동작을 보장하기 위하여 $v_{DS\min} \geq v_{GS\min} - V_t$를 만족해야 함을 주목하라.

연습문제

D6.2 예제 6.1에서 공부한 증폭기 회로에 대해 다음과 같은 두 가지 다른 설계를 제시하라. (a) V_{OV}는 일정하게 유지하고 R_D를 변경함으로써, 그리고 (b) R_D는 일정하게 유지하고 V_{OV}를 변경함으로써 각 설계는 −10의 전압 이득을 제공한다. 각 설계의 V_{GS}, I_D, R_D, V_{DS}를 명시하라.

[답] (a) 0.6 V, 0.08 mA, 12.5 kΩ, 0.8 V; (b) 0.54 V, 0.04 mA, 17.5 kΩ, 1.1 V

BJT의 경우 그림 6.6에 보이는 BJT의 증폭기의 소신호 전압 이득을 구하는 데 비슷한 전개를 사용할 수 있다.

$$A_v = \left.\frac{dv_{CE}}{dv_{BE}}\right|_{v_{BE}=V_{BE}} \tag{6.19}$$

식 (6.9)와 함께 식 (6.12)를 이용하면

$$A_v = -\left(\frac{I_C}{V_T}\right)R_C \tag{6.20}$$




그림 6.6 Q점에 바이어스된 BJT 증폭기. 이 증폭기는 직류 바이어스 전압 V_{BE}에 중첩된 작은 신호 v_{be}를 갖는다. 결과적인 출력 신호 v_{ce}는 직류 컬렉터 전압 V_{CE}에 중첩되어 나타난다. v_{ce}의 진폭은 v_{be}의 그것보다 전압 이득 A_v만큼 더 크다.

를 얻는다. 전압 이득의 이 표현식에 대해 다음과 같이 언급할 수 있다.

1. 이득이 음이다. 이는 반전 증폭기를 나타낸다. 즉, 입력과 출력 사이에 180° 위상 변이가 있다. 이 반전은 식 (6.9)로부터 예상될 수 있었다.
2. 이득은 컬렉터 바이어스 전류 I_C와 부하 저항 R_C에 비례한다.

전압 이득 A_v는 식 (6.20)을

$$A_v = -\frac{I_C R_C}{V_T} \tag{6.21}$$

로 표현함으로써 더 잘 이해할 수 있다. 즉, 이득은 물리 상수 V_T(상온에서 $V_T \simeq 25$ mV임을 상기하라)에 대한 부하 저항 R_C 양단의 직류 전압 강하의 비율이다. 이 관계식은 MOSFET의 경우[식 (6.16)]와 비교하여 분모가 설계 변수($V_{OV}/2$)에서 물리 상수(V_T)로 바뀐 것을 제외하고 비슷하다. 보통 ($V_{OV}/2$)는 (V_T)보다 크다. 그러므로 우리는 MOSFET 증폭기보다 BJT 증폭기로부터 더 큰 전압 이득을 얻을 수 있다. 이것은 i_C–v_{BE}의 지수 함수 관계가 i_D–v_{GS}의 제곱 관계에 비해 상당히 가파르므로 놀랄 만한 일은 아닐 것이다.

이득 A_v는 식 (6.21)에서 다음과 같이 표현될 수 있다.

$$A_v = -\frac{V_{CC} - V_{CE}}{V_T} \tag{6.22}$$

이것으로부터 우리는 최대 이득은 V_{CE}가 거의 0.3 V의 최솟값에 있을 때 얻어질 수 있다는 것을 알 수 있다.

$$|A_{v\max}| = \frac{V_{CC} - 0.3}{V_T} \tag{6.23}$$

여기서 다시, 포화 영역 가장자리에서 출력의 부의 신호 스윙에 대한 여지가 없기 때문에 이것은 단지 이론적인 최댓값이다. 그럼에도 불구하고 식 (6.23)은 BJT 증폭기로부터 얻을 수 있는 전압 이득에 대한 상한을 제공한다. 예를 들어 $V_{CC} = 5$ V인 경우, 최대 이득은 188 V/V이다. 이것은 MOSFET의 경우에 비하여 상당히 크

다. 현대의 저전압 기술인 경우에는, 1.3 V의 V_{CC}는 40 V/V의 이득을 제공한다. 이것도 MOSFET의 경우와 비교하면 훨씬 크다. 그러나 독자는 현대 집적 회로 증폭기 설계에서 BJT가 MOSFET에 비하여 선호된다고 급격한 결론을 내려서는 안 된다. 7장과 그 이후 장에서 볼 수 있듯이 사실은 반대이다.

끝으로 식 (6.22)는 $|A_v|$를 최대화하기 위해서는 요구된 출력의 부의 신호 스윙에 일치하면서 가장 작은 V_{CE}에 트랜지스터가 바이어스되어야 한다는 것을 보여 준다.

예제 6.2

$I_S = 10^{-15}$ A, 컬렉터 저항 $R_C = 6.8$ kΩ, 그리고 전원 공급기 $V_{CC} = 10$ V를 갖는 BJT를 사용한 공통 이미터 회로를 고려하자.

(a) 트랜지스터가 $V_{CE} = 3.2$ V에서 동작하기 위하여 필요한 바이어스 전압 V_{BE}의 값을 결정하라. I_C의 대응하는 값은 얼마인가?

(b) 이 바이어스점에서 전압 이득 A_v를 구하라. 5 mV 피크 진폭의 입력 사인파 신호가 V_{BE}에 중첩될 때 출력 사인파 신호의 진폭을 구하라.(선형 동작으로 가정하라.)

(c) $v_{CE} = 0.3$ V인 포화 영역의 가장자리로 트랜지스터를 구동하는 v_{BE}의 양의 (V_{BE} 위의) 증분을 구하라.

(d) 차단의 1% 이내(즉, $v_{CE} = 0.99V_{CC}$)로 트랜지스터를 구동하는 v_{BE}의 음의 증분을 구하라.

풀이

(a)

$$I_C = \frac{V_{CC} - V_{CE}}{R_C}$$
$$= \frac{10 - 3.2}{6.8} = 1 \text{ mA}$$

V_{BE}의 값은

$$1 \times 10^{-3} = 10^{-15} e^{V_{BE}/V_T}$$

로 결정될 수 있다. 그 결과는 다음과 같다.

$$V_{BE} = 690.8 \text{ mV}$$

(b)

$$A_v = -\frac{V_{CC} - V_{CE}}{V_T}$$
$$= -\frac{10 - 3.2}{0.025} = -272 \text{ V/V}$$
$$\hat{v}_{ce} = 272 \times 0.005 = 1.36 \text{ V}$$

(c) $v_{CE} = 0.3$ V에 대하여

$$i_C = \frac{10 - 0.3}{6.8} = 1.426 \text{ mA}$$

i_C를 1 mA에서 1.426 mA로 증가시키기 위해 v_{BE}는 다음과 같이 증가되어야 한다.

$$\Delta v_{BE} = V_T \ln\left(\frac{1.426}{1}\right)$$
$$= 9 \text{ mV}$$

(d) $v_{CE} = 0.99V_{CC} = 9.9$ V에 대하여 i_C는 다음과 같다.

$$i_C = \frac{10 - 9.9}{6.8} = 0.0147 \text{ mA}$$

i_C를 1 mA에서 0.0147 mA로 감소시키기 위해 v_{BE}는 다음과 같이 변화해야 한다.

$$\Delta v_{BE} = V_T \ln\left(\frac{0.0147}{1}\right)$$
$$= -105.5 \text{ mV}$$

연습문제

6.3 예제 6.2에 설명된 경우에 대해 I_C를 1 mA에서 변화하지 않도록 유지하면서 −320 V/V의 전압 이득을 산출하는 R_C의 값을 구하라. 출력에서 허용된 가장 큰 음의 신호 스윙은 얼마인가?(v_{CE}는 0.3 V 아래로 감소되지 않는다고 가정하라.) 대응하는 입력 신호 진폭은 (근사적으로) 얼마인가?(선형 동작으로 가정하라.)

[답] 8 kΩ; 1.7 V; 5.3 mV

6.1.6 도식적인 해석에 의한 VTC의 결정

그림 6.7은 그림 6.4(a)의 증폭기에 대한 VTC를 구하기 위한 도식적인 방법을 나타낸다. 트랜지스터 회로들의 도식적인 해석은 실제로는 거의 이용되지 않지만, 회로 동작을 깊이 통찰하는 데, 특히 바이어스점 Q의 위치를 정하는 데 유용하다.

도식적인 해석은 회로가 특정한 v_{GS} 값에 대응하는 i_D–v_{DS} 그래프와

$$i_D = \frac{V_{DD}}{R_D} - \frac{1}{R_D} v_{DS} \tag{6.24}$$




그림 6.7 그림 6.4(a) 증폭기의 전압 전달 특성을 구하기 위한 도식적인 구성.

로 표현된 식 (6.3)을 나타내는 직선의 교차점에서 동작한다는 사실에 근거한다. 이 관계식을 표현하는 직선은 그림 6.7의 i_D–v_{DS} 특성들 위에 중첩된다. 그것은 $v_{DS} = V_{DD}$에서 수평축과 교차하고 $-1/R_D$의 기울기를 가진다. 사실상 이 직선이 부하 저항 R_D를 나타내기 때문에 **부하선**(load line)이라고 불린다. 그다음에 VTC는 한 점씩 구해진다. 네 개의 중요한 점들에 명칭을 부여한 것에 주목하라. 즉, $v_{GS} = V_t$인 점 A, MOSFET이 증폭기 동작을 위해 바이어스될 수 있는 점 Q($v_{GS} = V_{GS}$와 $v_{DS} = V_{DS}$), MOSFET이 포화를 떠나 트라이오드 영역으로 들어가는 점 B, 그리고 트라이오드 영역 안으로 깊숙이 들어간 $v_{GS} = V_{DD}$인 점 C이다. MOSFET이 스위치로 사용된다면, 동작점 A와 C가 해당된다. 즉, A에서 트랜지스터는 차단되고(열린 스위치), C에서 트랜지스터는 작은 값의 저항 r_{DS}로 동작하며 작은 전압 강하를 갖는다(닫힌 스위치). 점 C에서 증분 저항은 **닫힘 저항**(closure resistance)으로 알려져 있다. 스위치로서 MOSFET의 동작은 그림 6.8에 나타나 있다. 스위치로서 MOSFET의 응용은 CMOS 디지털 논리 회로를 취급하는 14장에서 자세히 공부할 것이다.

위의 도식적인 해석 방법은 그림 6.2(c)에서 BJT 증폭기의 VTC를 결정하기 위해 적용할 수 있다. 여기서 그림 6.2(d)의 점 A는 BJT가 막 turn-on될 때($v_{BE} \simeq 0.5$ V)에 대응하고, 점 B는 활성 영역을 떠나 포화 영역으로 막 진입하는 BJT에 상응한다. BJT가 스위치로 동작한다면, 두 개의 동작 모드는 차단(열린 스위치)과 포화(닫힌 스위치)이다. 4.2절에서 논의된 것처럼, 포화될 때 BJT는 작은 오프셋 전압뿐만 아니라 작은 닫힘 저항 $R_{CE\,sat}$를 갖는다. 더욱 심각하게는 포화 영역으로부터 BJT를 스위칭하는 것은 베이스 영역에 쌓인 전하를 제거하는 데 상대적으로 긴 지연 시간이 요구될 수 있다. 이런 현상은 디지털 논리 응용에 있어서 BJT가




그림 6.8 스위치로서 그림 6.4(a)에 나타낸 MOSFET의 동작: (a) 그림 6.7의 점 A에 대응하는 열린 상태, (b) 그림 6.7의 점 C에 대응하는 닫힌 상태. V_{DS}가 보통 매우 작기 때문에 닫힘 저항은 근사적으로 r_{DS}와 같다.

MOSFET에 비하여 훨씬 덜 매력적이게 한다.[1)]

6.1.7 바이어스점 Q의 위치 설정

MOSFET 증폭기의 경우에 바이어스점 Q는 V_{GS}와 부하 저항 R_D의 값에 의해 결정된다. Q의 위치를 결정하는 중요한 두 가지 고려 사항은 필요한 이득과 출력에 허용되는 신호 스윙이다. 예로서 그림 6.4(b)에 나타낸 VTC를 고려하자. 여기서 R_D의 값이 고정되면, 남아 있는 유일한 변수는 V_{GS}의 값이다. 점 B에 더 가까이 가면 기울기는 증가하므로 가능하면 B에 가깝게 Q의 위치를 설정함으로써 높은 전압 이득을 얻을 수 있다. 하지만 Q가 경계점 B에 가까울수록 음의 신호 스윙의 허용되는 진폭은 작아진다. 따라서 공학 설계에서 늘 그렇듯이 우리는 절충을 요하는 상황을 접하게 된 것이다. 여기서 대답은 비교적 간단하다. 주어진 R_D의 경우에, 높은 이득을 얻을 수 있도록 가능한 트라이오드 영역(점 B)에 가깝게 Q를 위치시키지만 요구된 음의 신호 스윙을 허용할 수 있을 만큼 충분히 거리를 두고 Q를 위치시킨다. 그러나 얼리 효과를 고려하게 되면 최적의 바이어스점 Q를 결정하는 것은 좀 더 복잡해질 수 있다.

R_D의 값을 정하는 데 i_D–v_{DS} 도면을 참조하는 것이 유용하다. 그림 6.9는 극단적인 두 바이어스점들을 야기하는 두 부하선을 나타낸다. 점 Q_1은 V_{DD}에 너무 가까워 v_{ds}의 양의 신호 스윙은 심하게 제한될 것이다. 허용되는 양의 최댓값을 초과하면, 양의 신호 피크들은 절단(clipped off)될 것이다. 이는 각 주기의 양의 피크에 가까운 부분에서 MOSFET이 꺼지게 되기 때문이다. 이 경우에 회로는 충분한 '상부 여유(headroom)'가 없다고 말한다. 비슷하게 점 Q_2는 트라이오드 영역의 경계에 너무 가까워 v_{ds}의 허용되는 음의 신호 스윙은 심하게 제한될 것이다. 이 한계를 초과하면 각 주기의 음의 피크에 가까운 부분에서 트랜지스터는 트라이오드 영역으로 들어갈 것이다. 이 경우에 회로는 충분한 '하부 여유(legroom)'가 없다고 말한다. 우리는 6.4절에서 바이어스 설계에 관해 좀 더 다룰 것이다. 끝으로 BJT 증폭기의 경우에도 정확히 동일한 고려 사항이 적용될 수 있음을 언급해 둔다.

1) 유일한 예외는 이미터 결합 논리(ECL)로 알려진 비포화 형태의 BJT 논리 회로이다.




그림 6.9 두 부하선과 대응하는 바이어스점들. 바이어스점 Q_1은 (V_{DD}에 너무 가까워서) 드레인에서 양의 신호 스윙에 대한 충분한 여유를 남기지 않는다. 바이어스점 Q_2는 트라이오드 영역의 경계에 너무 가까워서 음의 신호 스윙을 허용하지 않을지도 모른다.

6.2 소신호 동작과 모델

6.1절에서 트랜지스터가 활성 영역에서 동작하도록 바이어스하고 입력 신호를 작게 유지함으로써 선형적인 증폭을 얻을 수 있다는 것을 배웠다. 이 절에서는 소신호 동작을 좀 더 자세히 살펴볼 것이다.

6.2.1 MOSFET의 경우

그림 6.10에 나타낸 개념적인 증폭기 회로를 고려하자. 여기서 MOS 트랜지스터는 직류 전압[2] V_{GS}를 인가함으로써 바이어스되고, 증폭될 입력 신호 v_{gs}는 직류 바이어스 전압 V_{GS}에 중첩되어 있다. 출력 전압은 드레인에서 얻어진다.

직류 바이어스점 직류 바이어스 전류 I_D는 신호 v_{gs}를 영으로 설정함으로써 구할 수 있다. 따라서

$$I_D = \frac{1}{2}k_n(V_{GS} - V_t)^2 = \frac{1}{2}k_n V_{OV}^2 \tag{6.25}$$

인데, 여기서 채널 길이 변조는 무시하였다.(즉, $\lambda = 0$으로 가정하였다.) 그리고 $V_{OV} = V_{GS} - V_t$는 MOSFET

2) 실제적인 바이어싱 배열은 6.4절에서 공부할 것이다.