Cache Simulator Document

0. 파일 설명 및 실행 방법

- C++ 코드를 작성하였다. 컴파일은 Makefile에 이미 구현해두었으므로 make 커맨드만 입력하면 알아서 컴파일이 완료된다. 소스 코드는 cache.cpp 내에 구현되어 있다.
- 실행 커맨드는 ./cache [file_name] 이다. 만약 trace1.din을 실행시키고 싶다면 ./cache trace1.din을 입력하면 된다.
- 실행 후에는 문제에 제시된 바에 따라 주어진 표의 형태로 4 x 5의 output이 뜨게 된다.

1. class Trace

Trace class는 trace1.din, trace2.din 내부의 인풋을 받는 형식이다. Trace 내에는 address의 type과, 해당 address가 저장되어있다.

2. class CacheBlock

CacheBlock은 말 그대로 각 cache의 block을 나타낸다. CacheBlock 내에는 address의 tag가 저장되어있고, 해당 데이터가 dirty한지 여부가 저장되어있다.

3. global variables

input을 담아두는 traces_1이라는 vector와 miss ratio나 write count의 표를 구성하는 array 전역 변수, 시행할 cache size, block size, associativity가 선언되어있다.

4. main function

파일을 열어 traces_1 vector에 저장하고, cache_proc 함수로 넘어가게 된다.

5. cache_proc function

특정 cache size, 특정 block size, 특정 associativity 마다 iteration을 도는 부분이다. 매 iteration 마다 inclusive, exclusive 두 가지 버전으로 도는 것을 볼 수 있다. 모든 경우에 대해 cache simulation을 돌린 후에, 최종적인 결과를 표로 출력하는 부분도 구현되어 있다.

6. cache_simulate_in function-

- 6.1 L2 cache를 inclusive로 시행했을 때 실행되는 함수이다.
- 6.2 각 set을 list를 활용하여 queue로 구현하였다.
- 6.3 우선 L1, L2의 set 개수를 계산하여 L1_nset, L2_nset에 담았다.
- 6.4 그 후에 L1 I-cache, L1 D-cache, L2 cache의 내부에 있는 set를 list의 array로 만들었다. 이 list는 각각 cache block을 담을 것이며, queue 형태로 활용할 것이다.
- 6.5 이제 traces_1 vector에 담긴 하나 하나의 데이터마다 iteration을 돈다. 주소 값을 가져 와서 L1, L2 각각의 index값을 get_index 함수를 통해 계산한다.
- 6.6 이제 각 address type에 따라 과정이 나누어진다.
- 6.7 모든 과정이 끝나고 해당 miss rate와 memory write 데이터를 해당 하는 cache size, block size, associativity에 찾아가 저장해준다.

6-A. cache_simulate_in (type = 0)

우선 L1의 D-cache에 접근하여 hit인지 miss인지 판단한다.

- 1. L1 D-cache hit일 경우, LRU를 업데이트 하기 위해 해당 주소를 지운 후에 다시 list queue의 맨 뒤로 삽입하는 식으로 업데이트 하면 된다. 이렇게 하면 큐의 맨 앞에는 LRU address가 남게 된다. 그 대신 각 queue의 size는 associativity의 수로 제한 된다. size가 associativity를 넘어가게 되면, LRU에 해당하는 block을 지우고 새로운 block을 넣어주게 된다.
- 2. L1 D-cache miss 일 경우, L2 cache에 이어서 찾는다. 이 때 L1 cache에 해당 block을 넣어 업데이트한다.
- 3. 만약 L2 cache hit 일 경우, L1과 같은 방법으로 L2 cache를 LRU 업데이트 해준다.
- 4. 만약 L2 cache miss가 났을 경우, L2에도 해당 주소를 cache에 넣어줘야 한다. 이 때 해당 list가 꽉 차 있어서 LRU에 따라 queue의 맨 앞의 원소를 지운다면, L1에서 또한 지워야 하므로, L2 block의 tag와 index를 L1에 맞게 거꾸로 계산해준다. 그 후에 해당 L1 block의 index 와 tag에 찾아가 지운다. 이 때 L1 D-cache, L1 I-cache를 모두 탐색하여 지우도록 한다.
- 5. 만약 L2에서 탈락된 block의 dirty bit가 true라면, memory에 write을 해야 하므로 카운 트를 하나 늘려준다.
- 6. L1에서 탈락된 block을 L2에 따로 넣어줘야 하는데, 이미 L1에 있는 block은 L2에도 있기 때문에 또 다른 행동을 할 필요가 없다.

6-B. cache_simulate_in (type = 1)

사실상 read와 write의 차이이기 때문에 6-A와 거의 유사하다.

유일한 차이점은 L1 miss, L2 hit일 때 일어난다. L2 hit이 일어나면, 해당 block의 dirty bit을 true로 바꿔주는 것 뿐이다.

6-C. cache_simulate_in (type = 2)

D-cache와 작동 원리는 거의 유사하다.

D-cache와 차이점이 있다면 dirty bit에 대해 신경을 쓰지 않는다는 점이다.

7. cache_simulate_ex function

Inclusive 대신 Exclusive policy를 따랐다.

우선 L1의 D-cache에 접근하여 hit인지 miss인지 판단한다.

- 1. L1 D-cache hit일 경우, LRU를 업데이트 하기 위해 해당 주소를 지운 후에 다시 list queue의 맨 뒤로 삽입하는 식으로 업데이트 하면 된다. 이렇게 하면 큐의 맨 앞에는 LRU address가 남게 된다.
- 2. L1 D-cache miss 일 경우, L2 cache에 이어서 찾는다. 이 때 L1 cache에 block을 넣어주 게 되는데, 해당 set이 꽉 차서 탈락되는 block이 발생한 경우 해당 block의 tag와 index를 이용하여 L2 cache의 index와 tag 값에 맞도록 거꾸로 계산해 준 후, 해당 장소로 찾아가 L2 cache에 복사하여 넣어준다.
- 3. 만약 L2 cache hit 일 경우, L1에만 block이 존재해야 하므로 hit된 해당 블록을 삭제한다.
- 4. 만약 L2 cache miss가 났을 경우 L1에만 block을 넣어줘야 한다. 2번 과정에서 L1 cache를 업데이트 했으므로 L2 cache에서는 별다른 과정이 요구되지 않는다.

8. output table (trace1.din)

trace1.din을 실행 시켜 나온 output table 이다.

		trace1							
<l1< th=""><th>I I-cache i</th><th>Miss Ratio</th><th>(block</th><th>size = 16</th><th>B)></th></l1<>	I I-cache i	Miss Ratio	(block	size = 16	B)>				
LRU / 16	1024	2048	4096	8192	16384				
Direct	0.1757	0.145	0.1125	0.0769	0.0452				
2-way	0.1689								
4-way	0.1692			+					
8-way	0.1697								
		trace	L.din						
<pre><l1 (block="" i-cache="" miss="" ratio="" size="64B)"></l1></pre>									
LRU / 16	1024								
Direct	0.0756								
2-way	0.0718		-						
4-way	0.0712								
8-way	0.071				0.0124				
o nay	0.071	0.0337	0104.	0.0273	010124				
		trace1	din						
<l1< td=""><td>D-cache I</td><td></td><td></td><td>size = 16</td><td>B)></td></l1<>	D-cache I			size = 16	B)>				
LRU / 16	1024								
Direct	0.1993								
2-way	0.1504								
4-way	0.1302								
8-way	0.125								
o way	0.123.	0.0794	0.002	0.029	0.0103				
		trace1	din						
411	L D-cache I			size = 641	815				
LRU / 16	1024				·				
Direct	0.2225								
2-way	0.166								
4-way	0.1409				0.0133				
8-way	0.136								
o-way	0.130	0.0009	0.043.	0.0238	0.0100				
trace1.din									
<pre><inclusive (block="" block="" memory="" size="16B)" writes=""></inclusive></pre>									
LRU / 16	1024	2048	4096	8192	16384				
Direct	4530	4055	3130	1821	958				
2-way	4477	3973	3124	1503	546				
4-way	4291	3949	3007	1398	337				
					337				
8-way	4248	3901			400				
			2961	1343	188				
trace1.din <inclusive (block="" block="" memory="" size="64B)" writes=""></inclusive>									
AT 7		trace1	din						
		trace1 Block Wr	.din ites (bl	ock size	= 64B)>				
LRU / 16	1024	trace1 Block Wr 2048	.din rites (bl	ock size 8192	= 64B)> 16384				
LRU / 16 Direct	1024 2783	trace1 Block Wr 2048 2533	din Pites (bl 4096 1931	ock size 8192 1206	= 64B)> 16384 572				
LRU / 16 Direct 2-way	1024 2783 2744	trace1 Block Wr 2048 2533 2540	din rites (bl 4096 1931 1936	ock size 8192 1206 976	= 64B)> 16384 572 350				
LRU / 16 Direct	1024 2783	trace1 Block Wr 2048 2533	din Pites (bl 4096 1931	ock size 8192 1206	= 64B)> 16384 572				
LRU / 16 Direct 2-way	1024 2783 2744	trace1 Block Wr 2048 2533 2540	din rites (bl 4096 1931 1936	ock size 8192 1206 976	= 64B)> 16384 572 350				
LRU / 16 Direct 2-way 4-way	1024 2783 2744 2720	trace1 Block Wr 2048 2533 2540 2504 2521	din 4096 1931 1936 1868	ock size 8192 1206 976 824	= 64B)> 16384 572 350 181				
LRU / 16 Direct 2-way 4-way 8-way	1024 2783 2744 2720 2665	tracel Block Wr 2048 2533 2540 2504 2521 tracel	din 4096 1931 1936 1868 1862	ock size 8192 1206 976 824 821	= 64B)> 16384 572 350 181 96				
LRU / 16 Direct 2-way 4-way 8-way	1024 2783 2744 2720	tracel Block Wr 2048 2533 2540 2504 2521 tracel	din 4096 1931 1936 1868 1862	ock size 8192 1206 976 824	= 64B)> 16384 572 350 181 96				
LRU / 16 Direct 2-way 4-way 8-way	1024 2783 2744 2720 2665	tracel Block Wr 2048 2533 2540 2504 2521 tracel	din 4096 1931 1936 1868 1862	ock size 8192 1206 976 824 821	= 64B)> 16384 572 350 181 96				
LRU / 16 Direct 2-way 4-way 8-way	1024 2783 2744 2720 2665	tracel Block Wr 2048 2533 2540 2504 2521 tracel	din 4096 1931 1936 1868 1862din rites (bl	ock size 8192 1206 976 824 821 ock size	= 64B)> 16384 572 350 181 96				
LRU / 16 Direct 2-way 4-way 8-way	1024 2783 2744 2720 2665 ive Memory	tracel Block Wr 2048 2533 2540 2504 2521 tracel Block Wr 2048	din 4096 1931 1936 1868 1862din rites (bl	ock size 8192 1206 976 824 821 ock size 8192	= 64B)> 16384 572 350 181 96 = 16B)>				
LRU / 16 Direct 2-way 4-way 8-way CExclus: LRU / 16 Direct 2-way	1024 2783 2744 2720 2665 ive Memory 1024 7357 6085	tracel Block Wr 2048 2533 2540 2504 2521 tracel Block Wr 2048 5501 4272	din 4096 1931 1936 1868 1862din ites (bl 4096 3781 2992	ock size 8192 1206 976 824 821 ock size 8192 2372 1886	= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494				
LRU / 16 Direct 2-way 4-way 8-way *Exclus: LRU / 16 Direct 2-way 4-way	1024 2783 2744 2720 2665 ive Memory 1024 7357 6085 5763	tracel Block Wr 2048 2533 2540 2504 2521 tracel Block Wr 2048 5501 4272 3759	din 4096 1931 1936 1868 1862din ites (bl 4096 3781 2992 2704	ock size 8192 1206 976 824 821 ock size 8192 2372 1886 1711	= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494 1231 1110				
LRU / 16 Direct 2-way 4-way 8-way CExclus: LRU / 16 Direct 2-way	1024 2783 2744 2720 2665 ive Memory 1024 7357 6085	tracel Block Wr 2048 2533 2540 2504 2521 tracel Block Wr 2048 5501 4272	din 4096 1931 1936 1868 1862din ites (bl 4096 3781 2992	ock size 8192 1206 976 824 821 ock size 8192 2372 1886	= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494 1231				
LRU / 16 Direct 2-way 4-way 8-way *Exclus: LRU / 16 Direct 2-way 4-way	1024 2783 2744 2720 2665 ive Memory 1024 7357 6085 5763	tracel Block Wr 2048 2533 2540 2504 2521 tracel Block Wr 2048 5501 4272 3759 3530	din 4096 1931 1936 1868 1862din eites (bl 4096 3781 2992 2704 2627	ock size 8192 1206 976 824 821 ock size 8192 2372 1886 1711	= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494 1231 1110				
LRU / 16 Direct 2-way 4-way 8-way *Exclus: LRU / 16 Direct 2-way 4-way 8-way	1024 2783 2744 2720 2665 ive Memory 1024 7357 6085 5763 5371	trace1 r Block Wr 2048 2533 2540 2504 2521 trace1 r Block Wr 2048 5501 4272 3759 3530 trace1	din 4096 1931 1936 1868 1862din sites (bl 4096 3781 2992 2704 2627	ock size	= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494 1231 1110 1103				
LRU / 16 Direct 2-way 4-way 8-way <exclus: 16="" 2-way="" 4-way="" 8-way="" <exclus:<="" direct="" lru="" td=""><td>1024 2783 2744 2720 2665 ive Memory 1024 7357 6085 5763 5371</td><td>tracel block Wr 2048 2533 2540 2504 2521 tracel Block Wr 2048 5501 4272 3759 3530 tracel block Wr</td><td>din 4096 1931 1936 1868 1862din tites (bl 4096 3781 2992 2704 2627din</td><td>ock size 8192 1206 976 824 821 ock size 8192 2372 1886 1711 1717 ock size</td><td>= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494 1231 1110 1103</td></exclus:>	1024 2783 2744 2720 2665 ive Memory 1024 7357 6085 5763 5371	tracel block Wr 2048 2533 2540 2504 2521 tracel Block Wr 2048 5501 4272 3759 3530 tracel block Wr	din 4096 1931 1936 1868 1862din tites (bl 4096 3781 2992 2704 2627din	ock size 8192 1206 976 824 821 ock size 8192 2372 1886 1711 1717 ock size	= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494 1231 1110 1103				
LRU / 16 Direct 2-way 4-way 8-way <exclus: 16="" 16<="" 2-way="" 4-way="" 8-way="" <exclus:="" direct="" lru="" td=""><td>1024 2783 2744 2720 2665 ive Memory 1024 7357 6085 5763 5371</td><td>tracel broker 2048 2533 2540 2504 2521 tracel Block Wr 2048 5501 4272 3759 3530 tracel Block Wr 2048</td><td>din 4096 1931 1936 1868 1862din tites (bl 4096 3781 2992 2704 2627din tites (bl 4096</td><td>ock size</td><td>= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494 1231 1110 1103</td></exclus:>	1024 2783 2744 2720 2665 ive Memory 1024 7357 6085 5763 5371	tracel broker 2048 2533 2540 2504 2521 tracel Block Wr 2048 5501 4272 3759 3530 tracel Block Wr 2048	din 4096 1931 1936 1868 1862din tites (bl 4096 3781 2992 2704 2627din tites (bl 4096	ock size	= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494 1231 1110 1103				
LRU / 16 Direct 2-way 4-way 8-way <exclus: 16="" 2-way="" 4-way="" 8-way="" <exclus:="" direct="" direct<="" lru="" td=""><td>1024 2783 2744 2720 2665 ive Memory 1024 7357 6085 5763 5371 ive Memory 1024 5923</td><td>tracel broker 2048 2533 2540 2504 2521 tracel Block Wr 2048 5501 4272 3759 3530 tracel Block Wr 2048 4350</td><td>din 4096 1931 1936 1868 1862din tites (bl 4096 3781 2992 2704 2627din tites (bl 4096 2726</td><td>ock size</td><td>= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494 1231 1110 1103 = 64B)> 16384 849</td></exclus:>	1024 2783 2744 2720 2665 ive Memory 1024 7357 6085 5763 5371 ive Memory 1024 5923	tracel broker 2048 2533 2540 2504 2521 tracel Block Wr 2048 5501 4272 3759 3530 tracel Block Wr 2048 4350	din 4096 1931 1936 1868 1862din tites (bl 4096 3781 2992 2704 2627din tites (bl 4096 2726	ock size	= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494 1231 1110 1103 = 64B)> 16384 849				
LRU / 16 Direct 2-way 4-way 8-way <exclus: 16="" 16<="" 2-way="" 4-way="" 8-way="" <exclus:="" direct="" lru="" td=""><td>1024 2783 2744 2720 2665 ive Memory 1024 7357 6085 5763 5371</td><td>tracel broker 2048 2533 2540 2504 2521 tracel Block Wr 2048 5501 4272 3759 3530 tracel Block Wr 2048</td><td>din 4096 1931 1936 1868 1862din tites (bl 4096 3781 2992 2704 2627din tites (bl 4096</td><td>ock size</td><td>= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494 1231 1110 1103</td></exclus:>	1024 2783 2744 2720 2665 ive Memory 1024 7357 6085 5763 5371	tracel broker 2048 2533 2540 2504 2521 tracel Block Wr 2048 5501 4272 3759 3530 tracel Block Wr 2048	din 4096 1931 1936 1868 1862din tites (bl 4096 3781 2992 2704 2627din tites (bl 4096	ock size	= 64B)> 16384 572 350 181 96 = 16B)> 16384 1494 1231 1110 1103				


2043

8-way


1048


trace1.din									
<l2< th=""><th>Inclusive</th><th>Miss Rat</th><th>io (block</th><th>size = :</th><th>L6B)></th></l2<>	Inclusive	Miss Rat	io (block	size = :	L6B)>				
LRU / 16	1024	2048	4096	8192	16384				
Direct	0.2018	0.2517	0.3278	0.4133	0.5486				
2-way	0.2232	0.2861	0.387	0.5228	0.7197				
4-way	0.2294	0.2967	0.399	0.5839	0.8597				
8-way	0.2306	0.2962	0.4142	0.5943	0.9311				
		****	1 44						
trace1.din <l2 (block="" inclusive="" miss="" ratio="" size="64B)"></l2>									
LRU / 16	1024	2048	4096	8192	16384				
Direct	0.2019	0.2631	0.3634	0.4294	0.523				
2-way	0.2379	0.3216	0.4462	0.5683	0.677				
4-way	0.2559	0.3368	0.4628	0.638	0.8136				
8-way	0.2586	0.3453	0.4751	0.646	0.9166				
tracel.din									
<pre><l2 (block="" exclusive="" miss="" ratio="" size="16B)"></l2></pre>									
LRU / 16	1024	2048	4096	8192	16384				
Direct	0.6608	0.6549	0.6428	0.6707	0.7303				
2-way	0.642	0.6325	0.6445	0.6867	0.7973				
4-way	0.6309	0.6264	0.6422	0.7018	0.8615				
8-way	0.6279	0.6221	0.6453	0.7107	0.8979				
trace1.din <l2 (block="" exclusive="" miss="" ratio="" size="64B)"></l2>									
LRU / 16	1024	2048	4096	8192	16384				
Direct	0.815	0.7899	0.7663	0.7768	0.8039				
2-way	0.8151	0.7836	0.7591	0.7818	0.8399				
4-way	0.7957	0.7998	0.7857	0.7942	0.8834				
8-way	0.788	0.7859	0.8266	0.8441	0.9332				

9. Graphs











I-cache 에서나 D-cache에서나 associativity가 늘어날수록 miss ratio가 감소하는 양상을 띤다. 또한, cache size가 늘어날수록 또한 miss ratio가 계속 감소하고 있는 일관된 양상을 볼 수 있다. Block size는 64B 일 때가 16B 일 때보다 대체로 miss ratio가 낮음을 알 수 있다.





Direct mapped 일 때를 기준으로 뽑은 차트이다.

Exclusive 일 때보다 Inclusive policy를 따를 때 miss ratio가 낮음을 확인할 수 있었다. 또한, Memory Write의 경우에도 Inclusive policy를 따를 때가 Exclusive policy를 따를 때 보다 memory write 횟수 또한 적음을 확인할 수 있었다.