T-Flip-Flop

Владимир Попов Сергеевич, Б01-411, popov.vs@phystech.edu

4 марта 2026 г.

Содержание

1 Назначение схемы **3**

2 Построение **3**

2.1 SR-Latch 3

2.2 D-latch 6

2.3 D-Flip-Flop 7

2.4 T-Flip-Flop 9

2.5 Все схемы 13

3 Критический путь **13**

4 Количество транзисторов **14**

1 Назначение схемы

У T-Flip-Flop есть вход toggle и вход clk. Toggle говорит о том, что схема должна что-то делать, а именно: если toggle=1, то по восходящему фронту clk (posedge) выход будет переключаться на противоположный; если toggle=0, то выход будет сохраняться.

Может использоваться, чтобы уменьшать вдвое тактовую частоту, которая приходит на вход clk.

2 Построение

2.1 SR-Latch

Давайте пойдём снизу вверх, сначала сделаем SR-защёлку. Минимальный последовательностный элемент, сохраняющий данные. Есть 2 входа - set и reset.

Если set=1, reset=0, то схема запоминает единицу и выход тоже будет равен 1 (Рис.2.1).

Если set=0, reset=1, то схема запоминает ноль и выход тоже будет равен 0 (Рис.2.2).

Если set=0, reset=0, то схема запоминает не меняется и на выходе остаётся её запомненное состояние (Рис.2.3) (Рис.2.4).

Комбинация входов set=1, reset=1 запрещена, потому что в таком случае поведение схемы недетерминировано.



Рис.2.1. SR-Latch set



Рис.2.2. SR-Latch reset



Рис.2.3. SR-Latch, сохранившая состояние после reset



Рис.2.4. SR-Latch, сохранившая состояние после set

2.2 D-latch

Чтобы избавиться от запрещённого состояния сделаем D-защёлку, у которой будет вход data и we (write enable).

Когда we=1 текущее значение data на входе запоминается и подаётся на выход (Рис.2.5).

Когда we=0 на выход транслируется запомненное значение, вне зависимости от входа data (Рис.2.6).



Рис.2.5. D-latch, we=1



Рис.2.6. D-latch, we=0 после запоминания data=1

2.3 D-Flip-Flop

В D-latch есть проблема - сигнал data должен быть стабильным на протяжении всего we=1. Было бы хорошо сократить время записи. Поэтому сделаем D-триггер, который будет записывать данные по восходящему фронту сигнала (posedge) входа clk (в принципе, ничего не мешает сделать запись по нисходящему фронту (negedge)).

Для этого последовательно соединим 2 D-защёлки, первая из которых будет управляющей (master), а вторая - зависимой (slave).

На первую защёлку мы будем подавать инвертированный сигнал clk, то есть чтобы сигнал прошёл на выход, нам нужно сначала подать clk=0, чтобы данные запомнились в master, а после, при переключении clk с 0 на 1, данные запомнятся в slave и будут транслироваться на выход.

На следующих рисунках (Рис.2.7 - Рис.2.9) D-Flip-Flop показана запись единицы.



Рис.2.7. D-Flip-Flop, хотим записать единицу



Рис.2.8. D-Flip-Flop, данные запомнились в master



Рис.2.9. D-Flip-Flop, данные запомнились в slave. На выходе желаемая единица

2.4 T-Flip-Flop

Теперь мы хотим сделать наш T-триггер, чтобы он по восходящему фронту clk инвертировал выходной сигнал. Его можно сделать за меньшее количество транзисторов. но в задании вроде разрешили за основу брать D-Flip-Flop, поэтому вот ☺.

Так как следующее состояние зависит от предыдущего, мы должны провести провод от выхода Q в начало и подавать на запись его инвертированную версию. Но также нам хочется контролировать когда нужно инвертировать, а когда нет, поэтому у нас будет вход toggle, который "активирует"T-триггер, когда аврен единице.

Если toggle=1 и Q=1, то мы должны инвертировать выход, значит input (обозначим так данные, поступающие на D-триггер) Должен быть равен !Q=0

Если toggle=1 и Q=0, то по такой же логике input=!Q=1

Если toggle=0 и Q=1, то мы должны сохранить выходной сигнал, значит input=Q=1

Если toggle=0 и Q=0, аналогично прошлому, input=Q=0

Получаем, что на одинаковые значения toggle и Q - input=0, а на разные - input=1. Это ни что иное как исключающее или. Его можно сделать из 4 не-и (Рис.2.10 - Рис.2.13).



Рис.2.10. XOR x=0 y=0



Рис.2.11. XOR x=1 y=0



Рис.2.12. XOR x=0 y=1



Рис.2.13. XOR x=1 y=1



Рис.2.14. T-Flip-Flop. На выходе 0, запись включена.



Рис.2.15. T-Flip-Flop. Меняем clk 1->0. Запись единицы произошла в master D-триггера



Рис.2.16. T-Flip-Flop. Меняем clk 0->1. По восходящему фронту происходит смена значения в D-триггере, выход меняется на 1.



Рис.2.17. T-Flip-Flop. Теперь выставим toggle=0, чтобы проверить что выход не меняется.



Рис.2.18. T-Flip-Flop. И вправду не меняется, сколько не меняй clk, потому что toggle $\oplus$ Q = Q

Стоит отметить, что для начала симуляции нужно задать какое-то изначальное значение в T-триггер, поэтому на картинках видна константная единица. Если провода красные, то есть непонятно, что там, то нужно подсоединить в качестве первого операнда xor не Q, а вот эту единицу, покликать clk, а потом вернуть всё на место.

2.5 Все схемы



Рис.2.19. Все схемы вместе

3 Критический путь

Задержка = 3*NAND + NOT + NAND + NOT + NOR + NOT + NAND + NOT + NOR = 5*NAND + 4*NOT + 2*NOR = 5*2 + 4 + 2*2 = **18**



Критический путь

4 Количество транзисторов

NOT - 2 транзистора

NAND - 4 транзистора

NOR - 4 транзистора

Общее количество транзисторов = 8 * 4 (NAND) + 4 * 4 (NOR) + 7 * 2 (NOT) = **62 транзистора**