ALU_Register

Владимир Попов Сергеевич, Б01-411, Вариант 1, popov.vs@phystech.edu

11 марта 2026 г.

Содержание

1 Функциональное описание **3**

2 Структурная схема **3**

3 Параметры **4**

4 Порты **5**

5 Тактирование и сброс **5**

6 Тестирование **5**

1 Функциональное описание

Разработанный модуль АЛУ выполняет определённые входным кодом арифметические операции над двумя операндами и подаёт на выход результат. Данный АЛУ тактируется положительным фронтом, то есть меняет состояние внутреннего регистра и выдаёт следующий результат по положительному фронту входного сигнала clk_i. Также этот АЛУ имеет возможность синхронного сброса, то есть, если при положительном фронте сигнала clk_i входной сигнал rst_i=1, тогда значение регистра и, соответственно, выходного сигнала сбрасываются в 0. В таблице 1 представлены какому коду операции соответствует какое действие, производимое АЛУ.

Таблица 1: Коды операций разработанного АЛУ

opcode_i	**Операция над first_i и second_i**
3'b000	Побитовое НЕ-И
3'b001	Побитовое Исключающее ИЛИ
3'b010	Сложение (без знака)
3'b011	Арифметический (знаковый) сдвиг first_i вправо на second_i
3'b100	Побитовое ИЛИ
3'b101	Логический сдвиг first_i влево на second_i
3'b110	Побитовое НЕ для first_i
3'b111	first_i < second_i

2 Структурная схема

На стрелках, ведущими ко входам мультиплексора указаны индексы, по которым выбирается этот вариант. Все логические вентили представленные на схеме являются побитовыми



Диаграмма ALU

3 Параметры

Таблица 2: Описание параметров

Название	**Значение**	**Описание**
WIDTH	Размер слова (по умолчанию 64)	Количество бит в операндах

4 Порты

Таблица 3: Описание портов

Название	**Ширина**	**Описание**
clk_i	1	Тактовый сигнал
rst_i	1	Сигнал сброса
opcode_i	3	Код выполняемой операции
first_i	WIDTH	Первый операнд
second_i	WIDTH	Второй операнд
result_o	WIDTH	Результат операции

5 Тактирование и сброс

Тактирование осуществляется через входной порт clk_i. Запись в D-триггер производится по положительному фронту.

Сброс осуществляется через входной порт rst_i. Сброс синхронный с тактовым сигналом, то есть по положительному фронту clk_i в D-триггер записывается вычисленное значение, если rst_i=0, и записывается 0, если rst_i=1. Сброс в 0 происходит при положительном фронте тактового сигнала и rst_i выставленным в 1.

6 Тестирование

В always-блоке описывается изменение тактового сигнала с 0 на 1 каждую единицу времени. Далее будем называть циклом - время между 2 ближайшими положительными фронтами тактового сигнала.

В начале обнулим rst_i, после синхронизируемся с тактовым сигналом, выставим rst_i в единицу, чтобы сбросить модуль в начальное состояние, опять синхронизируемся с тактовым сигналом, вернём rst_i в ноль.

Далее будем по положительному фронту тактового сигнала выставлять поочерёдно все возможные коды операций в opcode_i, а также рандомить первый и второй операнд. Рандомить мы будем с конкретным сидом, чтобы можно было воспроизвести тестовый набор. Так, чтобы

написать тесты, можно для каждого сида руками посчитать корректные значения и сравнивать с ними.