中国科学技术大学计算机学院 《数字电路实验》报告



实验题目: 存储器 _____

学生姓名: _柯志伟_____

学生学号: PB20061338

完成日期: 2021 年 12 月 12 日

计算机实验教学中心制 2020 年 09 月

【实验题目】

存储器

【实验目的】

- 了解熟、悉存储器的使用并借此熟悉 Vivado IP 核的使用
- 理解 VGA 显示图像的原理,并能正确使用开发板的 VGA 接口实现相关功能
- 实现绘画功能, 并借由 VGA 接口显示在显示屏上
- 选做
 - 实现不同分辨率的显示
 - 在显示屏上以十字光标标识光标的位置
 - 实现画布的背景功能, 可擦除
 - 输入数字并在显示屏上显示

【实验环境】

- PC 机
- Vivado 平台
- Nexys4 开发板

【实验原理】

• VGA 接口功能

VGA 接口共有 15 个孔,分成 3 排,每排 5 个孔,分别传输红、绿、蓝模拟信号模拟信号以及同步信号(水平和垂直信号)。红、蓝、绿信号的数值分别控制三种颜色的亮度。VGA 信号显示图片时,并不是直接显示所有像素点,而是一个点一个点地依次显示,由于显示频率非常高加上视觉残留,可以达到视觉上同时显示地效果。由于画面尺寸不是固定的,因此需要一个用于换行的水平同步信号(H-Sync),来向显示器传递换行信号。当绘制到画面的最后一个像素,需要一个用来回到开头的垂直同步信号(V-Sync),来传递回溯开头新号。

【实验过程】

• 用 Verilog 实现 VDT, VDS 模块, 其中 VDT 信号输出 VGA 的行列同步信号, VDS 输出要显示的 RGB 的值,并起到适配显示屏分辨率的作用(通过精确控制要输出的颜色),如本次实验中要将画布信息显示在显示屏上,画布分辨率是是 200*150,而显示屏是 800*600,因此要将画布放大 16 倍(行列均放大 4 倍),通过一个行计数器,一个列计数器,以 4 为周期,行计数为 4 才读画布下一像素点信息,至行尾回溯 200 个像素点

直至列计数为 4, 以此将画布一个像素点信息放大为显示屏上 16 个像素点的信息 代码如下:

- VDT

```
module VDT (input pclk,
           output hs, vs,
2
           output reg hen, ven
3
            );
       parameter henMax=1039 ,venMax=665;
       //HBP = 64 , HFP = 56 , VBP = 23 , VFP = 37 ;
       parameter UP_BOUND = 29;
       parameter DOWN_BOUND = 628;
       parameter LEFT_BOUND = 184;
9
       parameter RIGHT_BOUND = 983;
10
       parameter HSW = 120, VSW=6;
11
       reg [10:0] hcnt=0;
12
       reg [9:0] vcnt=0;
13
14
       always @(posedge pclk) begin
15
            if (hcnt=henMax) begin
16
                hcnt \ll 0;
17
                vcnt \le (vcnt = venMax)?0:(vcnt+1);
           end
19
            else hcnt \ll hcnt +1;
20
       end
21
22
       always @(posedge pclk) begin
23
           hen <= (hcnt>=LEFT_BOUND)&&(hcnt <=RIGHT_BOUND);
           ven <= (vcnt>=UP_BOUND)&&(vcnt <=DOWN_BOUND);
25
       end
26
       assign hs = (hcnt>(HSW-1))?0:1;
27
       assign vs = (vcnt > (VSW-1))?0:1;
28
   endmodule
```

- VDS

```
module VDS( input pclk ,
    input hen, ven ,
    input [11:0] rdata ,
    output reg [14:0] raddr ,
    output reg [11:0] prgb);
    parameter HSize = 4, VSize = 4;
    reg [1:0] hscnt , vscnt;
```

```
reg hen_reg;
             wire nextline;
10
11
             assign nextline = hen_reg&&(!hen);
12
             always @(posedge pclk) begin
13
            hen reg <= hen;
14
            end
15
            always @(posedge pclk) begin
17
             if (hen) hscnt \le (hscnt = (HSize - 1))?0:(hscnt + 1);
18
                   hscnt <=0;
             else
19
            end
20
21
            always @(posedge pclk) begin
             if (ven) begin
23
                 if (nextline)
24
     vscnt \le (vscnt = (VSize - 1))?0:(vscnt + 1);
25
            end
26
             else vscnt \ll 0;
27
            end
            always @(posedge pclk) begin
30
                 if (hen&&ven) begin
31
                 if(hscnt == (HSize - 1)) raddr <= raddr + 1;
32
                 end
33
                 else begin
                 if (nextline) begin
                      if(vscnt < (VSize - 1)) raddr <= raddr - 200;
36
                 end
37
                 if ((!hen)&&(!ven))
38
             raddr <= 15'b0000_0000_0000_000;
39
                 end
                 end
41
42
             always @(posedge pclk) begin
43
                 if (hen&&ven) begin
44
                      prgb <= rdata;</pre>
45
                 end
                 else prgb <= 12'h000;
47
48
                 end
49
   endmodule
50
```

- 将 VDT, VDS 组合为 DCU

```
module DCU(input clk,
                output [11:0] prgb,
2
                output hs, vs
                ):
4
       wire pclk;
5
       wire hen, ven;
6
       wire [5:0] raddr;
       wire [1:0] rdata;
       // 获取50MHz的时钟
10
       clk_wiz_0 PCLK(.clk_in1(clk),.clk_out1(pclk));
11
       blk_mem_gen_0 RAM(.clkb(pclk),.enb(1),
12
       .addrb(raddr),.doutb(rdata));
13
       // 仅使用读端口即B端口
14
15
       VDT vdt (.pclk(pclk),.hs(hs),.vs(vs),
16
       . hen (hen), . ven (ven));
17
       VDS vds (.pclk (pclk),.hen(hen),.ven(ven),.rdata(rdata),
18
       .raddr(raddr),.prgb(prgb));
19
20
  endmodule
```

 用 Verilog 实现画笔控制模块 PCU 代码如下:

```
1
   module PCU(input clk, rstn,
       input [3:0] dir,
3
       input [11:0] rgb,
4
       input draw,
5
       output reg [14:0] waddr,
       output [11:0] wdata,
       output
                we);
                                        //绘画控制单元
       always @(posedge clk, negedge rstn) begin
       if (!rstn) begin
10
       waddr \le 15'd14999;
11
       end
12
       else begin
13
       if ((! dir [0])&&(! dir [1]&&(! dir [2])&&( dir [3]))) //左
14
       waddr \le waddr -1;
15
       else if ((! dir [0]) & & (! dir [1] & & (dir [2]) & & (! dir [3]))) // 下
16
       waddr \le waddr + 200;
17
```

```
else if ((! dir [0])&&(dir [1]&&(! dir [2])&&(! dir [3]))) //右
       waddr \le waddr +1;
19
       else if ((!dir[0])&&(dir[1]&&(!dir[2])&&(!dir[3]))) // \(\pm\)
20
       waddr \le waddr - 200;
21
       end
22
       end
23
24
       assign we = draw;
       assign wdata = rgb;
26
   endmodule
27
```

• 组合 PCU,DCU,并例化存储器 IP 核实现绘画显示功能,带有擦除功能,背景图像,十字光标显示画笔,通过例化两个存储器,一个存画布信息,一个存储背景图像,实现一个选择器选择输出 VGA 接口的 RGB (初始画布信息全为 12'h000,选择背景信息输出,否则输出画布信息),以实现画笔的十字光标显示以及背景图像,另外输入一个 erase 信号,有效时可擦出画迹 (恢复显示背景图像,将画布信息重置为 12 'h000)代码如下:

```
module
          painter (
               input clk, rstn,//时钟, 复位
               input [3:0] dir,
3
               input [11:0] rgb,
               input erase,
                input [3:0] red,
                                          //画笔颜色 (rgb): 红
                input [3:0] green,
                                           //画笔颜色 (rgb): 绿
                input [3:0] blue,
                                           //画笔颜色 (rgb): 蓝
               input draw,
               output [11:0] prgb,
10
                output [3:0] pred,
                                           // 像素颜色 (prgb): 红
11
                output [3:0] pgreen,
                                          // 像素颜色 (prgb): 绿
12
                output [3:0] pblue,
                                          // 像素颜色 (prgb): 蓝
13
               output hs,
14
               output vs
15
           );
16
           reg [11:0] mdata, mprgb;
17
           wire [14:0] waddr, raddr;
18
           reg [11:0] wdata_reg;
19
           wire [11:0] wdata, rdata;
20
           wire [14:0] raddr2;
           wire [11:0] rdata2;
22
           wire we;
23
          reg delay;
24
           always @(posedge clk) begin
25
```

```
if((raddr = (waddr +1))||(raddr = (waddr -1))|
               | | ( raddr == (waddr +200) )
27
               ||(\operatorname{raddr} = (\operatorname{waddr} -200))||(\operatorname{raddr} = \operatorname{waddr})|
28
                 delay \ll 1;
29
               else delay \leq 0;
30
             end
31
             always @(*) begin
32
                 begin
                    if (delay)
34
                      mdata = 12'h000;
35
                    else if (rdata = 12'h000) mdata = rdata2;
36
                    else mdata = rdata;
37
               end
38
             end
40
             always @(posedge clk) begin
41
               mprgb <= mdata;
42
             end
43
44
             always @(posedge clk) begin
               if(erase) wdata\_reg \ll 12'h000;
               else wdata_reg <= wdata;</pre>
47
49
            clk_wiz_0 clkmaker(.clk_in1(clk),.clk_out1(pclk));
50
            PCU pcu(pclk, rstn, draw, dir, rgb, we, waddr, wdata);
            DCU dcu(pclk, mprgb, hs, vs, raddr, prgb);
53
             assign raddr2 = raddr;
54
            blk_mem_gen_0 vram (.addra(waddr),.clka(clk),
55
             . dina(wdata\_reg), .ena(1), .wea(we),
56
             .addrb(raddr),.clkb(pclk),.doutb(rdata),.enb(1));
57
            blk_mem_gen_1 rom(.addra(raddr2),.clka(pclk),
             . douta (rdata2), . ena (1));
60
             endmodule
61
62
             module PCU (
                 input clk, rstn, draw,
65
                 input [3:0] dir,//
66
                 input [11:0] rgb,
67
```

```
output wire we,
68
                 output reg [14:0] waddr,
69
                 output wire [11:0] wdata
70
             );
71
             reg [3:0] last_dir;
72
73
                 always@(posedge clk)
74
                 begin
                    last_dir<=dir;</pre>
76
                 end
77
78
                 always @(posedge clk or negedge rstn)
79
                 begin
80
                    if (!rstn) waddr <= 15'd14899;
                    else if ((!last_dir[3]&&dir[3])||(!last_dir[2]
82
                   &&dir [2])||(!last_dir[1]&&dir [1])||(!last_dir [0]
83
                   &&dir [0]))
84
                      case(dir)
85
                      4'b1000: waddr \le waddr - 200;
86
                      4'b0100:waddr <= waddr + 200;
                      4'b0010: waddr <= waddr - 1;
                      4'b0001: waddr \le waddr + 1;
89
                      default :waddr <= waddr;</pre>
90
                    endcase
91
                    else waddr <= waddr;</pre>
92
                 end
                 assign we = draw;
95
                 assign wdata = rgb;
96
97
98
             endmodule
100
101
102
103
104
             module VDS#(parameter TIMES = 4)(
                        input pclk,
                           input hen, ven,
107
                           input [11:0] rdata,
108
                           output reg [14:0] raddr=0,
109
```

```
output reg [11:0] prgb
              );
111
              reg [10:0] xcnt=0, ycnt=0;
112
              reg reg_hen;
113
114
              //记录换行
115
              always@(posedge pclk)
116
              begin
                reg\_hen <= hen;
118
             end
119
120
              //将一个像素点扩大为TIMES<sup>2</sup>个, cnt 计数
121
                always@(posedge pclk)
122
                begin
                   if (ven)
124
                   begin
125
                     if (hen)
126
                       begin
127
                        if (xcnt=TIMES-1)
128
                          xcnt \le 0;
                        else
130
                          xcnt \le xcnt + 1;
131
132
133
                     if (!hen&&reg_hen)
134
                       begin
                       if (ycnt=TIMES-1)
136
                       ycnt \le 0;
137
                        else ycnt \le ycnt + 1;
138
                       end
139
                  end
140
                end
142
              //放大
143
              always@(posedge pclk)
144
              begin
145
                if (ven)
146
                begin
                        if (!hen&&reg_hen&&ycnt!=TIMES-1)
148
                  raddr \le raddr - 800/TIMES;
149
                        else if (hen\&\&xcnt=TIMES-1)raddr <= raddr + 1;
150
                end
151
```

```
if (!ven)
152
                begin
153
                  raddr \le 0;
154
                end
155
             end
156
157
             //输出prgb
158
             always@*
             begin
160
                if (hen&&ven)
161
                prgb=rdata;
162
                else prgb=0;
163
             end
164
166
             endmodule
167
168
169
             module DCU(
                input pclk,
                input [11:0] rdata,
172
                output hs, vs,
173
                output [14:0] raddr,
174
                output [11:0] prgb
175
             );
176
             wire hen, ven;
178
             VDS vds(pclk, hen, ven, rdata, raddr, prgb);
179
180
             VDT vdt(pclk, hs, vs, hen, ven);
181
182
             endmodule
184
185
             module VDT (input pclk,
186
                            output wire hs, vs,
187
                            output reg hen, ven
188
             );
189
                parameter hmax=1040 ,vmax=666;
                parameter UP_BOUND = 29;
191
                  parameter DOWN_BOUND = 628;
192
                  parameter LEFT_BOUND = 184;
193
```

```
parameter RIGHT_BOUND = 983;
                 parameter HSW = 120, VSW=6;
195
196
197
                 reg [11:0] hcnt=0;
198
                 reg [11:0] vcnt=0;
199
200
                 always@(posedge pclk)
202
                 begin
203
                      if(hcnt=hmax-1)
204
                           begin
205
                                   hcnt=0;
206
                                   if(vcnt=vmax-1)vcnt <=0;
                                   else vcnt=vcnt+1;
208
                           end
209
                      else hcnt=hcnt+1;
210
211
                 \quad \text{end} \quad
                 assign hs=(hcnt<HSW);</pre>
214
                 assign vs=(vcnt<VSW);</pre>
215
216
217
                 always@(posedge pclk)
218
                 begin
                        if ((hcnt>=LEFT_BOUND)&&(hcnt<=RIGHT_BOUND))</pre>
220
                             hen \leq 1;
221
                        else hen \leq =0;
222
                         if ((vcnt>=UP_BOUND)&&(vcnt<=DOWN_BOUND))</pre>
223
                             ven \ll 1;
224
                        else ven\leq 0;
225
                 end
226
227
              endmodule
228
```

- 实现显示数字的功能,实现确定各个字符的显示需要的像素值信息,选择进行输出由于有些行代码过长,不便放于报告,于是放入压缩包中
- 实验中的电路图、电路资源使用情况、实物图




图 1: 画笔绘画并显示的电路图

	Name 1	Slice LUTs (63400)	Slice Registers (126800)	F7 Muxes (31700)	Block RAM Tile (135)	Bonded IOB (210)	BUFGCTRL (32)	PLLE2_ADV (6)
~	N painter	208	102	18	22	33	4	1
>	> I clkmaker (clk_wiz_0)	0	0	0	0	0	3	1
	> I dcu (DCU)	53	46	0	0	0	0	0
	I pcu (PCU)	85	19	0	0	0	0	0
>	> I rom (blk_mem_gen_1)	26	6	9	11	0	0	0
	> I vram (blk_mem_gen_0)	34	6	9	11	0	0	0

图 2: 画笔绘画并显示的电路资源使用情况



图 3: 画笔绘画并显示的实物图




图 4: 数字显示的电路图

^	Clica LUTo	Clica Degisters	E7 Muses	ГО Мижее	Bonded IOB	BUFGCTRL	DLLES ADV
Name 1	Slice LUTs (63400)	Slice Registers (126800)	F7 Muxes (31700)	F8 Muxes (15850)	(210)	(32)	PLLE2_ADV (6)
N disnum	77	33	10	5	19	2	1
∨ I clkmaker (clk_wiz_0)	0	0	0	0	0	2	1
■ inst (clk_wiz_0_clk_	0	0	0	0	0	2	1
■ nvdt (vdt)	77	32	10	5	0	0	0

图 5: 数字显示的电路资源使用情况

_




图 6: 数字显示的实物图

【总结与思考】

• 总结:

通过此次实验,了解了 VGA 的显示原理,进一步运用分模块设计的思想,了解 Vivado 的 IP 核的例化使用,同时在此次实验中也遇到了一些问题:在画笔十字光标显示时,发现画笔的位置与画笔的显示位置相离一个像素(画笔的显示位置早了一个时钟周期),于是尝试延迟画笔显示位置的输出,尝试了两个方法:1.将画笔的显示位置信息寄存,下一个时钟周期输出2.再使用一个 always 块(选择器),选择输出画笔位置或图像信息单独使用都失败了,但混合使用解决了问题

• 思考:

这次实验中显示数字的实验,我采用很多个选择器实现逻辑电路来显示数字,代码很长,实际上可以预先在一个存储器中存储数字的显示信息,要显示是再读取,可以简化很多代码

• 建议:

在此次实验感觉在 VGA 显示的原理方面花了很多时间研究,最后看了 VGA 的驱动代码才理解它的原理,感觉直接看原理理论不如具体的例子,建议老师在讲一些器件的原理时能具体展示几个例子