

**Федеральное государственное автономное образовательное учреждение высшего образования
«Национальный исследовательский университет «Московский институт электронной техники»**

Институт микроприборов и систем управления имени Л.Н. Преснухина

Разработка СФ-блока неблокирующего коммутатора шин протокола AMBA АНВ


Обучающийся: Радионова Елизавета Александровна, ИВТ-33

Научный руководитель: ст. преподаватель МИЭТ Примаков Евгений Владимирович

Москва, 2026



- Современные СНК содержат множество вычислительных модулей, что приводит к росту нагрузки на подсистему межсоединений;
- Традиционная организация шины AMBA AHB с общим арбитром и единым каналом доступа формирует узкое место, ограничивающее масштабирование и производительность систем с несколькими ведущими устройствами;
- Неблокируемая коммутация шин позволяет повысить эффективность использования аппаратных ресурсов и сократить задержки доступа.





Цель - разработка RTL-описания модуля, реализующего неблокируемую коммутацию шин протокола AMBA AHB.

Задачи:

1. Выполнить анализ технических требований;
2. Изучить техническую документацию на протокол AMBA AHB;
3. Составить микроархитектурную диаграмму модуля;
4. Разработать RTL-описание модуля;
5. Разработать тестовое окружение и выполнить верификацию модуля;
6. Выполнить синтез дизайна и анализ полученных результатов.



Технические требования



Функциональные требования:

- подключение нескольких ведущих и ведомых устройств AMBA AHB;
- декодирование адреса и маршрутизация транзакций;
- неблокируемая коммутация при обращении к разным ведомым устройствам;
- разрешение конфликтов доступа при одновременном обращении к одному ведомому устройству;
- обработка состояний ожидания и обращений к неописанным адресным областям.

Нефункциональные требования:

- RTL-описание на SystemVerilog в соответствии со стандартом IEEE 1800;
- параметризация основных характеристик модуля;
- повышение пропускной способности по сравнению с существующим решением на основе общей шины AMBA AHB;
- сравнительная оценка матричной архитектуры и архитектуры общей шины по результатам синтеза.




Протокол AMBA АНВ

5


AMBA АНВ (Advanced High-performance Bus) – высокопроизводительный протокол шины в составе архитектуры AMBA (Advanced Microcontroller Bus Architecture).

Особенности:


- Конвейерная организация передачи;
- Конфигурируемая разрядность шины данных и шины адреса;
- Пакетные (burst) передачи.




AHB bus



AHB bus matrix



Multi-layer AHB




Микроархитектура модуля

7



Параметризация:

- Количество входных и выходных портов;
- Наличие буферизации на портах;
- Параметры протокола;
- Наличие опциональных сигналов интерфейса;
- Конфигурация декодера;
- Определение ведомого устройства по умолчанию;
- Наличие арбитра и определение его политики.




Блок логики со стороны ведущих устройств

8




Поддерживаемые политики арбитража:

- Фиксированный приоритет;
- Циклический арбитраж (*Weak / Strong Round-Robin*).




АНВ-буфер


Обратный АНВ-буфер




Полный АНВ-буфер



Прямой АНВ-буфер



Структурная схема тестового окружения



Верификационный план:

- *Базовые транзакции* – одиночные операции чтения и записи и их маршрутизация
- *Параллельные запросы* – одновременные обращения к различным ведомым устройствам
- *Конфликтный доступ* – обращения нескольких ведущих устройств к одному ведомому
- *Состояния ожидания* – задержки со стороны ведомых устройств
- *Burst-транзакции* – сохранение маршрута и порядка передачи
- *Default slave* – обращения к неописанным адресным областям

Отчёт по покрытию RTL-модели

Name	Line	U+C	U	C	Condition	U+C	U	C	Assert	U+C	U	C
ahb_bus_matrix_tb	85.38%	513	75	438	95.82%	5381	225	5156	100.00%	85	0	85
top	87.67%	446	55	391	95.82%	5381	225	5156	100.00%	85	0	85
dut	89.72%	399	41	358	95.87%	5371	222	5149	100.00%	84	0	84

Параметры конфигурации

- Ширина данных: 32;
- Буферизация отсутствует;
- Циклический арбитраж;
- Количество входных портов: 2..5;
- Количество выходных портов: 3;
- Внутреннее ведомое устройство по умолчанию.

Методика оценки производительности

- Для обеих архитектур использовался одинаковый набор тестовых сценариев;
- Количество отправленных транзакций каждым ведущим устройством - 72 (одиночные и пакетные);
- Оценивалось время выполнения тестовых сценариев.

Конфигурация	Пропускная способность, МБ/с		Увеличение производительности, %
	Общая шина	Матричная архитектура	
2 × 3	154,09	211,31	37,12
3 × 3	173,01	254,45	46,49
4 × 3	189,11	300,16	58,73
5 × 3	205,01	333,49	62,66

Параметры конфигурации

- Ширина данных: 32;
- Ширина адреса: 32;
- Количество портов: 2х3;
- Буферизация: полная (глубина=1), на всех портах;
- Циклический арбитраж;
- Внутреннее ведомое устройство по умолчанию.

Результаты синтеза (учебная библиотека TSMC12)

Метрика	Общая шина	Матричная архитектура	Изменение
Максимальная частота	1445 МГц	1500 МГц	+3,81 %
Общая площадь дизайна	836,997	859,152	+2,65 %
Количество комбинационных ячеек	1534	1474	−3,91 %
Количество последовательностных ячеек	593	670	+12,98 %

- Разработана архитектура блока неблокируемой коммутации шин AMBA AHB, обеспечивающая параллельную маршрутизацию транзакций между несколькими ведущими и ведомыми устройствами
- Выполнено RTL-описание блока на языке SystemVerilog
- Подтверждена корректная работа механизма коммутации модуля и отсутствие протокольных нарушений
- Подтверждено увеличение пропускной способности по сравнению с модулем с общей шиной
- Выполнен синтез и произведена оценка его результатов

