

МИНОБРНАУКИ РОССИИ

Федеральное государственное автономное образовательное учреждение высшего образования

«Национальный исследовательский университет

«Московский институт электронной техники»

Институт микроприборов и систем управления имени Л.Н. Преснухина


Радионова Елизавета Александровна

Бакалаврская работа

по направлению 09.03.01 «Информатика и вычислительная техника»

Разработка СФ-блока неблокирующего коммутатора шин протокола AMBA AHB


Студент



Радионова Е.А.

Руководитель,

старший преподаватель МИЭТ



Примаков Е.В.

Москва 2026

АННОТАЦИЯ

Целью данной работы является разработка аппаратного модуля коммутации шин протокола AMBA AHB, обеспечивающего неблокируемую маршрутизацию транзакций между ведущими и ведомыми устройствами.

Параллельная обработка запросов реализована за счёт применения матричной архитектуры межсоединений и локального арбитража на стороне ведомых устройств. RTL-описание модуля и верификационное окружение разработаны на языке SystemVerilog.

В работе представлена архитектура модуля, описаны его основные функциональные блоки, приведены результаты верификации, а также выполнена оценка аппаратных затрат по результатам синтеза.

ABSTRACT

The purpose of this work is to develop a hardware bus switching module for the AMBA AHB protocol, which provides non-blocking routing of transactions between master and slave devices.

Parallel request processing is implemented using a matrix interconnect architecture and local arbitration on the side of slave devices. The RTL description of the module and the verification environment are developed in the SystemVerilog language.

The paper presents the architecture of the module, describes its main functional blocks, provides verification results, and estimates hardware costs based on the synthesis results.

СОДЕРЖАНИЕ

ВВЕДЕНИЕ	4
ТЕХНИЧЕСКОЕ ЗАДАНИЕ	7
ОСНОВНАЯ ЧАСТЬ	10
Глава 1. Анализ предметной области	10
1.1 Обзор существующих решений.....	10
1.2 Протокол AMBA АНВ	13
Глава 2. Разработка архитектуры блока неблокируемой коммутации	17
2.1 Анализ требований технического задания	17
2.2 Основные функциональные блоки.....	19
2.3 Разработка декодера адреса	23
2.4 Конечный автомат сигнала готовности.....	26
2.5 Обработка ошибок	28
2.6 Разработка АНВ буфера	28
2.7 Параметризация модуля	32
Глава 3. Реализация модуля и разработка тестового окружения	33
3.1 Разработка RTL-описания модуля на SystemVerilog	33
3.2 Разработка тестового окружения.....	37
Глава 4. Верификация и анализ результатов.....	40
4.1 Верификация	40
4.2 Результаты верификации.....	41
4.3 Анализ производительности.....	43
4.4 Оценка аппаратных затрат	46
ЗАКЛЮЧЕНИЕ.....	48
СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ	49
ПРИЛОЖЕНИЕ А.....	50

ВВЕДЕНИЕ

Одной из ключевых задач проектирования современных систем на кристалле является обеспечение эффективного обмена данными между вычислительными блоками. В условиях роста сложности и увеличения числа функциональных модулей характеристики системы всё в большей степени определяются не только параметрами отдельных устройств, но и свойствами подсистемы межсоединений, которая становится узким местом, ограничивающим производительность. Существенное значение приобретают архитектуры, обеспечивающие высокий уровень параллелизма и снижающие влияние структурных конфликтов при доступе к общим ресурсам.

К числу таких архитектур относится неблокируемая коммутация. В межсоединениях данного типа транзакции, адресованные различным ведомым устройствам, могут выполняться одновременно, без взаимной блокировки на уровне общего канала передачи. По сравнению с архитектурой общей шины такой подход позволяет повысить фактическую пропускную способность, уменьшить задержки ожидания и улучшить масштабируемость системы при росте числа подключаемых модулей.

Применение неблокируемых межсоединений представляет интерес не только как архитектурное средство повышения производительности, но и как направление разработки повторно используемых аппаратных компонентов. Универсальный параметризуемый блок коммутации может рассматриваться как самостоятельный IP-блок, пригодный для интеграции в различные цифровые проекты.

Одним из распространённых стандартов внутрикристального обмена данными является AMBA AHB (Advanced High-performance Bus). Данный протокол применяется в составе микроконтроллерных и микропроцессорных систем, а также используется для подключения памяти и периферийных устройств. Вместе с тем классическая организация АНВ-интерконнекта, основанная на общей шине и централизованном арбитраже, предполагает последовательное обслуживание запросов. При увеличении числа ведущих и ведомых устройств такая схема

становится ограничивающим фактором, поскольку не позволяет в полной мере использовать потенциальный параллелизм системы.

Задача разработки аппаратного блока неблокируемой коммутации для шин протокола AMBA AHB является актуальной как с точки зрения архитектуры систем на кристалле, так и с точки зрения создания практически применимого IP-блока. Актуальность работы обусловлена необходимостью повышения эффективности внутрисистемного обмена данными при сохранении совместимости с широко используемым протоколом межсоединений.

Целью данной работы является разработка RTL-описания аппаратного блока неблокируемой коммутации шин протокола AMBA AHB.

Для достижения поставленной цели в работе решаются следующие задачи:

- анализ технического задания;
- изучение спецификации на протокол AMBA AHB;
- разработка микроархитектурной диаграммы блока неблокируемой коммутации;
- реализация RTL-описания модуля;
- разработка тестового окружения и верификация модуля;
- синтез дизайна, анализ метрик быстродействия и аппаратных затрат.

В разделе «Техническое задание» сформулированы требования к разрабатываемому модулю.

В разделах основной части поэтапно описаны действия, направленные на решение сформулированных задач:

- В первой главе проводится анализ ТЗ, рассматриваются предметная область, принципы неблокируемой коммутации и особенности протокола AMBA AHB, которые должны учитываться при проектировании модуля.
- Во второй главе приводится разработка архитектуры блока: описываются основные функциональные узлы (в том числе описание реализации декодера адреса в рамках исходной задачи), принципы маршрутизации, арбитража, обработка специальных случаев и параметризация.

- В третьей главе рассматривается практическая реализация модуля на языке SystemVerilog, а также структура разработанного тестового окружения и состав тестовых сценариев.
- В четвертой главе представлены результаты функциональной верификации, выполнен анализ работы модуля по временным диаграммам, дана оценка производительности и аппаратных затрат по результатам синтеза.

В заключении сформулированы основные результаты работы и дана итоговая оценка разработанного решения.

ТЕХНИЧЕСКОЕ ЗАДАНИЕ

Разрабатываемый модуль должен представлять собой аппаратный блок коммутации шин протокола AMBA AHB и обеспечивать взаимодействие нескольких ведущих и ведомых устройств.

1. Функциональные требования

- подключение нескольких ведущих устройств, совместимых с протоколом AMBA AHB;
- подключение нескольких ведомых устройств, совместимых с протоколом AMBA AHB;
- декодирование адреса транзакции в соответствии с заданной конфигурацией адресного пространства;
- маршрутизация транзакций от ведущих устройств к выбранным ведомым устройствам;
- неблокируемая коммутация транзакций при обращении разных ведущих устройств к разным ведомым устройствам;
- разрешение конфликтов доступа при одновременном обращении нескольких ведущих устройств к одному ведомому устройству;
- формирование выходных сигналов в соответствии с требованиями протокола AMBA AHB;
- корректная обработка состояний ожидания со стороны ведомых устройств;
- обработка обращений к неописанным областям адресного пространства с использованием механизма ведомого устройства по умолчанию.

Декодер адреса должен поддерживать сопоставление адресов ведомым устройствам в режимах TOR и NAPOT.

2. Нефункциональные требования

- разработка RTL-описания модуля на языке SystemVerilog в соответствии со стандартом IEEE 1800 и локальными требованиями к стилю кода;
- повышение пропускной способности по сравнению с архитектурой на основе общей шины;

- снижение потерь производительности, связанных с последовательным обслуживанием транзакций;
- возможность масштабирования модуля при увеличении числа ведущих и ведомых устройств;
- поддержка параметризации основных характеристик модуля, включая количество ведущих устройств, количество ведомых устройств и конфигурацию адресного пространства;
- поддержка конфигурируемой буферизации на входных и выходных портах модуля;

Параметры модуля должны задавать количество ведущих и ведомых устройств, разрядность интерфейсных сигналов и конфигурацию адресного пространства. Минимальная конфигурация должна обеспечивать подключение одного ведущего и одного ведомого устройства. Максимальные значения параметров определяются выбранной конфигурацией проекта. Параметры шины ограничены значениями, приведенными в спецификации на протокол АНВ [1].

В результате синтеза должны быть получены оценки максимальной тактовой частоты, критического пути и занимаемой площади для технологической библиотеки TSMC 12 нм.

3. Требования к верификации

Тестовое окружение должно обеспечивать:

- генерацию операций чтения, записи, burst-транзакций;
- моделирование работы ведущих и ведомых устройств;
- моделирование различного временного поведения сигнала готовности со стороны ведомых устройств (вставку состояний ожидания);
- проверку корректности маршрутизации транзакций;
- проверку корректности передачи данных;
- проверку корректности формирования ответных сигналов.

Проверка соблюдения требований протокола должна быть выполнена с использованием SystemVerilog Assertions. На временных диаграммах должны быть

продемонстрированы сценарии параллельного выполнения транзакций, конфликтного доступа нескольких ведущих устройств к одному ведомому устройству, а также обработки обращений к некорректным адресам.

4. Требования к результатам работы

В результате выполнения работы должны быть получены RTL-описание модуля, верификационное окружение и результаты моделирования, подтверждающие корректность функционирования разработанного решения.

ОСНОВНАЯ ЧАСТЬ

Глава 1. Анализ предметной области

1.1 Обзор существующих решений

Организация обмена данными в системах на кристалле может быть реализована с использованием различных архитектур межсоединений, отличающихся по сложности, производительности и масштабируемости.

Наиболее простой архитектурой является общая шина с централизованным арбитражем. В такой системе все ведущие устройства используют единый канал передачи данных, а доступ к нему регулируется арбитром. Преимуществами данного подхода являются простота реализации и низкие аппаратные затраты. Существенным недостатком является невозможность одновременного выполнения нескольких транзакций, что приводит к снижению пропускной способности при увеличении числа устройств.

Более эффективным решением является использование матричной архитектуры межсоединений (рисунок 1), представляющей собой набор независимых каналов передачи данных между ведущими и ведомыми устройствами. В данной архитектуре арбитраж осуществляется локально для каждого ведомого устройства, что позволяет нескольким ведущим устройствам одновременно выполнять транзакции с различными ведомыми устройствами. Это обеспечивает повышение пропускной способности и снижение задержек доступа.

Матричная архитектура межсоединений обеспечивает возможность одновременного выполнения транзакций между различными устройствами. В данной архитектуре арбитраж распределён и осуществляется на стороне ведомых устройств, что позволяет упростить масштабирование системы.

При этом увеличение производительности достигается за счёт роста аппаратных затрат. В матричной архитектуре требуется большее количество маршрутизирующей логики, мультиплексоров, демультиплексоров, арбитров и

внутренних соединений. Аппаратная сложность такой структуры возрастает при увеличении числа ведущих и ведомых устройств, поскольку необходимо обеспечить выбор направления передачи и разрешение конфликтов для каждого ведомого интерфейса.




Рисунок 1 – Матричная архитектура АНВ-интерконнекта

Развитием данной архитектуры является многоуровневая шина (multi-layer АНВ), в которой используется несколько независимых шин, объединённых между собой. Это позволяет частично повысить параллелизм выполнения транзакций за счёт распределения нагрузки между несколькими каналами передачи данных. Тем не менее, такая архитектура усложняет систему арбитража и не обеспечивает полной независимости взаимодействия между всеми парами устройств.

Особенностью Multi-layer АНВ является то, что параллелизм в такой архитектуре определяется конкретной структурой. В отличие от полной матричной структуры, многоуровневая шина не обязательно предусматривает независимый тракт передачи для каждой возможной пары устройств. Однако на практике такая полная независимость требуется не во всех системах. Если заранее известно, какие устройства должны активно обмениваться данными, структуру межсоединения можно организовать таким образом, чтобы обеспечить параллелизм именно для наиболее нагруженных направлений передачи. На рисунке 2 приведен пример структуры, где отдельно выделены ведущие устройства. Такая архитектура может

применяться в системах, где ведущие устройства обладают низкой пропускной способностью [2].




Рисунок 2 – Multi-layer ANB

За счёт этого Multi-layer ANB может рассматриваться как компромиссное решение между общей шиной и полной матричной архитектурой. По сравнению с общей шиной оно обеспечивает более высокий уровень параллелизма, а по сравнению с полной матрицей может позволить сократить аппаратные затраты за счёт отсутствия избыточных соединений между редко взаимодействующими устройствами. При этом такая архитектура требует более тщательного проектирования структуры межсоединения и ориентирована на конкретную конфигурацию системы.

В качестве основы разрабатываемого блока была выбрана матричная архитектура, поскольку она является более общим решением для организации неблокируемой коммутации. В отличие от Multi-layer ANB, такая структура не требует определения шинных слоёв под конкретные направления обмена и может быть описана как параметризуемый модуль с регулярной внутренней организацией. При этом независимая обработка транзакций, адресованных различным ведомым

устройствам, позволяет повысить пропускную способность по сравнению с общей шиной. Аппаратные затраты выбранной архитектуры оцениваются далее по результатам синтеза.

1.2 Протокол AMBA АНВ

Протокол AMBA АНВ (Advanced High-performance Bus) предназначен для организации высокоскоростного обмена данными между компонентами системы на кристалле. Протокол поддерживает конфигурируемую разрядность шины данных и адреса, пакетные burst-передачи, а также механизм управления задержками на основе сигналов готовности и отклика.

Передача данных в протоколе АНВ имеет конвейерную организацию и состоит из двух основных фаз: адресной фазы и фазы данных. В адресной фазе ведущее устройство формирует адрес и управляющие сигналы, определяющие тип выполняемой операции. В фазе данных выполняется передача или приём данных, относящихся к адресу, переданному в предыдущем такте. Благодаря такой организации адресная фаза следующей транзакции может выполняться одновременно с фазой данных предыдущей транзакции. Это позволяет повысить эффективность использования шины. Пример простой транзакции, представленный на рисунке 3, демонстрирует, что адресная фаза и фаза данных одной передачи относятся к разным тактовым циклам.




Рисунок 3 – Операция чтения

Основными управляющими сигналами со стороны ведущего устройства являются адрес (HADDR), тип передачи (HTRANS) и направление операции

(HWRITE). Ведомое устройство формирует сигналы готовности (HREADY) и отклика (HRESP), определяющие завершение текущей транзакции и её статус.

Сигнал HREADY играет ключевую роль в управлении выполнением транзакций. При его низком уровне в систему вставляются состояния ожидания, и текущая операция не считается завершённой. Это позволяет ведомым устройствам регулировать скорость обработки запросов. При этом в операции записи ведущее устройство сохраняет данные неизменными в течение всего периода ожидания, а в операции чтения ведомое устройство должно обеспечить действительность данных к моменту завершения передачи. Кроме того, поскольку АНВ имеет конвейерную организацию, продление одной передачи также приводит к продлению адресной фазы следующей транзакции, что показано на рисунке 4.




Рисунок 4 – Последовательные операции записи и чтения

Особенностью протокола является необходимость согласования фаз адреса и данных при построении межсоединений. В частности, при разработке коммутатора необходимо учитывать, что ответ от ведомого устройства относится к ранее переданному адресу, что требует хранения информации о маршрутизации транзакции.

При разработке блока коммутации необходимо обеспечить корректную передачу управляющих сигналов, синхронизацию фаз адреса и данных, а также обработку сигналов готовности и отклика в соответствии с требованиями протокола АМБА АНВ.

При построении межсоединения необходимо также учитывать сигналы, влияющие на порядок предоставления доступа к ведомым устройствам и на продолжительность удержания выбранного маршрута. К числу таких сигналов относятся HBURST и HMASTLOCK.

Сигнал HBURST задаёт тип пакетной передачи и определяет, является ли текущая транзакция одиночной или входит в состав burst-последовательности. На рисунке 5 показан пример четырёхтактной burst-передачи с циклическим переходом адреса, при которой после достижения границы области адрес возвращается к её началу. Значение сигнала HBURST используется для определения характера последующих обращений и может учитываться в логике арбитража при принятии решения о сохранении выделения ресурса за текущим ведущим устройством на протяжении всей пакетной передачи. При обработке burst-транзакций межсоединение должно обеспечивать согласованную передачу всех тактов последовательности без нарушения порядка следования адресных фаз и фаз данных.




Рисунок 5 – burst-последовательность транзакций типа WRAP4

Сигнал HMASTLOCK используется для обозначения владения ресурсом на время выполнения заблокированной последовательности транзакций. При активном значении данного сигнала арбитраж не должен передавать доступ к соответствующему ведомому устройству другому ведущему устройству до

завершения текущей заблокированной операции. Пример выполнения locked-транзакции приведен на рисунке 6. Поддержка данного механизма необходима для корректного выполнения неделимых последовательностей обмена.




Рисунок 6 – Заблокированная последовательность транзакций

Глава 2. Разработка архитектуры блока неблокируемой коммутации

2.1 Анализ требований технического задания

В соответствии с техническим заданием разрабатываемый модуль должен обеспечивать взаимодействие нескольких ведущих и ведомых устройств по протоколу AMBA AHB, поддерживать операции чтения и записи, выполнять маршрутизацию транзакций по адресу и корректно обрабатывать конфликтные и ошибочные ситуации.

Требование поддержки нескольких ведущих и ведомых устройств определяет необходимость построения модуля как масштабируемой параметризуемой структуры, в которой число портов не зафиксировано жестко и может задаваться на этапе конфигурации.

Требование неблокируемой коммутации означает, что транзакции, адресованные разным ведомым устройствам, должны выполняться независимо друг от друга. Следовательно, внутренняя организация модуля должна обеспечивать раздельную обработку запросов, исключая общую блокировку всех обменов при занятости только одного направления передачи.

Необходимость разрешения конфликтов при одновременном обращении нескольких ведущих устройств к одному ведомому означает, что в модуле должна быть реализована логика выбора активного запроса и удержания остальных до завершения текущего обмена. Архитектура должна содержать средства арбитража на направлениях, соответствующих отдельным ведомым устройствам.

Требование маршрутизации по адресу определяет наличие блоков декодирования адресного пространства. На основе адреса HADDR модуль должен однозначно определять целевое ведомое устройство для каждого ведущего устройства и формировать сигналы выбора соответствующего канала передачи. При этом схема декодирования должна допускать конфигурирование адресных диапазонов через таблицу маршрутизации.

С учётом разделения фаз адреса и данных в протоколе AMBA AHB, в структуре модуля предусмотрены регистры, фиксирующие информацию о

маршрутизации транзакции. Это позволяет обеспечить корректное сопоставление данных с ранее переданным адресом.

Требование корректной обработки состояний ожидания означает, что модуль должен учитывать сигналы готовности ведомых устройств и удерживать состояние транзакции до её завершения. Это требует введения внутренней логики управления, обеспечивающей согласование адресной фазы, фазы данных и сигналов отклика.

Отдельным требованием является обработка обращений к адресам, не принадлежащим ни одному из заданных диапазонов. Для таких случаев в составе модуля должна быть предусмотрена логика default slave, формирующая допустимую реакцию протокола и предотвращающая зависание системы при некорректном обращении.

Анализ технического задания определяет состав основных функций разрабатываемого модуля: декодирование адреса, выбор направления передачи, арбитраж конфликтных запросов, хранение информации о маршруте транзакции между фазами протокола, обработку сигналов готовности и формирование отклика для неадресованных обращений. На основании анализа требований технического задания определена общая структура разрабатываемого блока, представленная на рисунке 7.




Рисунок 7 – Микроархитектурная диаграмма модуля

2.2 Основные функциональные блоки

Архитектура модуля имеет регулярную структуру и строится из набора однотипных логических блоков, размещаемых на портах ведущих и ведомых устройств. Для каждого ведущего и каждого ведомого интерфейса формируется соответствующий блок логики, а общая структура модуля получается за счёт их повторения и соединения между собой. В составе каждого внешнего интерфейса модуля предусмотрена возможность включения опциональных регистровых буферов. Они предназначены для разрыва длинных комбинационных путей между внешними АНВ-интерфейсами и внутренней логикой коммутатора, что позволяет улучшить временные характеристики схемы.

Такая организация удобна для дальнейшего описания, поскольку позволяет рассматривать не весь коммутатор сразу, а отдельные повторяющиеся элементы его структуры. Помимо этого, регулярность архитектуры упрощает параметризацию модуля: при изменении числа ведущих или ведомых устройств структура расширяется добавлением соответствующих портовых блоков без изменения общего принципа построения.

Блок логики со стороны ведущего устройства выполняет функции декодирования адреса, формирования сигналов выбора ведомого устройства, согласования адресной фазы и фазы данных транзакции, а также маршрутизации ответных сигналов от ведомых устройств обратно к инициатору запроса. Структурно данный блок включает декодер адреса, регистр хранения результата декодирования, конечный автомат формирования сигнала готовности и набор демультиплексоров и мультиплексоров для связи с ведущими устройствами.

Декодер адреса принимает адресную информацию текущей транзакции и на основании таблицы маршрутизации формирует сигнал выбора целевого ведомого устройства. При отсутствии совпадения адреса ни с одним из заданных диапазонов активируется именно старший разряд. Результат декодирования фиксируется в регистре и далее используется для согласования фаз протокола.

Необходимость регистрации сигнала выбора определяется тем, что в АНВ адресная фаза и фаза данных относятся к различным тактам. Следовательно, выбор

ведомого устройства, произведённый в адресной фазе, должен быть сохранён до момента возврата данных и ответных сигналов в информационной фазе. Без такой фиксации корректное сопоставление ответа ранее выданному запросу невозможно.

Отдельным функциональным узлом со стороны ведущего устройства является конечный автомат формирования сигнала готовности. Его назначение состоит в корректном учёте двух независимых условий: готовности ведомого устройства, выбранного в текущей адресной фазе, и готовности ведомого устройства, обслуживающего предыдущую транзакцию в фазе данных. Для этого в структуре используются два сигнала — готовность адресной фазы и готовность фазы данных. На основе их сочетания конечный автомат формирует итоговый сигнал готовности, передаваемый ведущему устройству, и тем самым обеспечивает корректное поведение интерфейса при перекрытии последовательных транзакций, наличии задержек и вставке состояний ожидания.

Возврат ответных сигналов со стороны ведомых устройств также реализуется в блоке логики ведущего устройства. Для этого используются мультиплексоры, выбирающие сигналы готовности и отклика от того ведомого устройства, которое было выбрано на предыдущих этапах маршрутизации. Так обеспечивается передача ведущему устройству только тех сигналов, которые относятся к его фазе данных активной транзакции. Такая схема исключает ошибочное смешение ответов от различных ведомых устройств и обеспечивает корректную синхронизацию адресной и информационной фаз.

Структурная диаграмма данного блока логики представлена на рисунке 8.




Рисунок 8 – Структурная диаграмма блока логики со стороны ведущих устройств

Блок логики со стороны ведомого устройства предназначен для приёма запросов от всех ведущих устройств, разрешения конфликтов доступа и формирования единственного набора входных сигналов на интерфейс ведомого устройства. Основными элементами данного блока являются арбитр, мультиплексор адресно-управляющих сигналов, мультиплексор данных записи и регистр хранения решения арбитража.

Для каждого ведомого устройства предусмотрен собственный арбитр, принимающий запросы от всех ведущих устройств. В случае одновременного обращения нескольких ведущих устройств к одному ведомому арбитр выбирает один из запросов в соответствии с заданной политикой (например, фиксированный приоритет или циклический алгоритм). Остальные запросы остаются в ожидании до освобождения ресурса. Такая организация позволяет локализовать конфликт доступа и не останавливать транзакции, направленные к другим ведомым устройствам.

Решение арбитра используется для управления мультиплексорами, формирующими входные сигналы ведомого устройства. Один мультиплексор выбирает адресные и управляющие сигналы активного ведущего устройства, второй – данные записи, относящиеся к той же транзакции. В результате на вход каждого

ведомого устройства в каждый момент времени поступает только один согласованный набор сигналов. Остальные запросы удерживаются до завершения текущей транзакции или до наступления условий повторного арбитража.

Для корректного согласования фаз транзакции результат арбитража также должен быть сохранен. Для этого используется регистр хранения выбранного ведущего устройства. Сохранённое значение применяется при мультиплексировании данных записи в соответствующей фазе данных.

Структурная диаграмма блока логики со стороны ведомых устройств показана на рисунке 9.




Рисунок 9 – Структурная диаграмма блока логики со стороны ведомых устройств

Важным элементом архитектуры коммутатора является логика обработки некорректных обращений. Если адрес транзакции не соответствует ни одной записи таблицы маршрутизации, запрос направляется на ведомое устройство по

умолчанию. Наличие такого механизма позволяет формировать корректный отклик протокола, предотвращая зависание системы и обеспечивая определённое поведение при ошибочных запросах.

Структурная организация модуля основана на функциональном разделении логики между ведущими и ведомыми интерфейсами. Со стороны ведущих устройств выполняются декодирование адреса и выбор обратных сигналов, а со стороны ведомых устройств – локальный арбитраж и формирование единственного активного набора входных сигналов. Такое построение обеспечивает корректную маршрутизацию транзакций, разрешение конфликтов доступа и поддержку неблокируемой коммутации в рамках протокола AMBA АНВ. Дополнительным преимуществом данной организации является удобство масштабирования: при увеличении числа ведущих или ведомых устройств структура модуля расширяется за счёт добавления однотипных блоков логики без изменения принципов маршрутизации и арбитража.

2.3 Разработка декодера адреса

В рамках разработки модуля неблокируемой коммутации был реализован декодер адреса, предназначенный для сопоставления адресов транзакций диапазонам адресного пространства ведомых устройств. Результатом работы декодера является выходной one-hot сигнал, разрядность которого на единицу превышает число ведомых устройств. Младшие разряды соответствуют выбору конкретного ведомого устройства, а старший разряд – выбору ведомого устройства по умолчанию. При отсутствии совпадения адреса ни с одним из заданных диапазонов активируется старший разряд.

Для описания распределения адресного пространства между ведомыми устройствами в модуле используется таблица маршрутизации. Её записи определяют правила декодирования адреса и позволяют однозначно установить ведомое устройство, которому соответствует текущая транзакция.

Строка таблицы маршрутизации включает в себя следующие поля:

- `addr` – базовый адресный параметр записи;
- `mode` – режим сопоставления адреса;
- `dest` – идентификатор ведомого устройства, которому соответствует данная запись.

В разработанном декодере поддерживаются два режима сопоставления адресов: TOR (Top Of Range) и NAPOT (Naturally Aligned Power-Of-Two). Выбор указанных режимов обусловлен тем, что они широко применяются при описании адресных областей в современных архитектурах и формализованы в документации The RISC-V Instruction Set Manual для механизмов задания диапазонов адресов. Использование данных режимов делает декодер пригодным для различных вариантов организации адресного пространства.

Если выбран режим TOR, адрес строки таблицы маршрутизации определяет верхнюю границу диапазона, а нижняя граница задается предыдущей строкой, как указано в выражении (1).

$$\text{tbl_route}[i - 1].\text{addr} \leq y < \text{tbl_route}[i - 1].\text{addr} . \quad (1)$$

Для первой строки в качестве нижней границы используется нулевое значение, то есть такая запись будет соответствовать диапазону (2).

$$0 \leq y < \text{tbl_route}[0].\text{addr} . \quad (2)$$

Такой подход удобен при последовательном разбиении адресного пространства на интервалы различной длины.

Режим NAPOT применяется для описания областей, размер которых является степенью двойки и задается младшими битами адреса строки таблицы маршрутизации, при этом начальный адрес выровнен по размеру области. Данный способ позволяет компактно задавать регулярные области адресного пространства и широко используется при аппаратном декодировании адресов. Пример задания диапазона адресов для этого режима с указанием размера области приведен в таблице 1.

Таблица 1 – Задание диапазона с режимом сопоставления NAPOT

Адрес	Тип сопоставления и размер области
yyyy...yyy0	8-byte NAPOT range
yyyy...yy01	16-byte NAPOT range
yyyy...y011	32-byte NAPOT range
...	...
yy01...1111	2^{XLEN} -byte NAPOT range
y011...1111	2^{XLEN+1} -byte NAPOT range
0111...1111	2^{XLEN+2} -byte NAPOT range
1111...1111	2^{XLEN+3} -byte NAPOT range

Разработанный декодер поддерживает три варианта конфигурации:

- EXTERNAL – используется внешняя таблица маршрутизации; в этом случае порт `tbl_route_i` выводится во внешний интерфейс модуля для задания содержимого таблицы.
- INTERNAL – используемая внутренняя таблица маршрутизации задается как параметр; при этом допускается изменение базовых адресов строк таблицы и режима сопоставления адресов.
- OPTIMIZED – декодер формируется на основе статически заданной таблицы маршрутизации; значения таблицы являются неизменяемыми, что позволяет упростить реализацию и получить более оптимизированную по аппаратным затратам структуру.

Поддержка нескольких вариантов конфигурации декодера позволяет использовать его как в полностью параметризуемых системах, где требуется программно или конфигурационно изменяемая таблица маршрутизации, так и в фиксированных реализациях, ориентированных на минимизацию аппаратных затрат.

Интерфейс декодера представлен ниже на рисунке 10. Помимо адресного входа, модуль принимает входной сигнал валидности адреса. Активное значение данного сигнала разрешает выполнение декодирования, тогда как при неактивном значении формирование сигнала выбора ведомого устройства не выполняется.




Рисунок 10 – Блок декодера адреса

Дополнительно реализована проверка корректности выходного сигнала декодера, подтверждающая, что в каждый момент времени он имеет one-hot представление, то есть в активное состояние может быть переведён только один разряд, а также разработано покрытие, позволяющее контролировать достижение всех допустимых вариантов формирования выходного сигнала в процессе верификации.

2.4 Конечный автомат сигнала готовности

Так как фаза данных и фаза адреса разделены, то для формирования ответного сигнала готовности для портов, принимающих запросы от ведущих устройств, используется автомат состояний, который содержит переходы и состояния, необходимые для корректной обработки транзакций. Все возможные состояния и переходы конечного автомата показаны на рисунке 11.




Рисунок 11 – Автомат состояний сигнала готовности

Состояние «WAIT_DP» соответствует ожиданию готовности от ведомого устройства, обслуживающего текущую фазу данных. Пока это устройство не завершило передачу, автомат остаётся в состоянии ожидания. После появления сигнала готовности дальнейший переход определяется состоянием адресной фазы. Если в текущем такте новый запрос не инициируется, то есть передача имеет тип IDLE, либо ведомое устройство, выбранное для адресной фазы, уже готово принять запрос, автомат переходит в состояние «ACCESS». В этом случае предыдущая транзакция считается завершённой, адрес следующей транзакции считается успешно принятым, а на ведущее устройство передаётся активный сигнал готовности. Если же фаза данных завершена, но ведомое устройство, выбранное в адресной фазе, ещё не готово принять новый запрос, автомат переходит в состояние «WAIT_AP».

Состояние «WAIT_AP» соответствует ситуации, при которой завершение предыдущей транзакции уже произошло, однако адресная фаза следующей транзакции не может быть завершена из-за отсутствия готовности со стороны выбранного ведомого устройства. При этом ответные данные от устройства в фазе данных сохраняются в регистр. В этом состоянии автомат удерживается до тех пор, пока соответствующее ведомое устройство не станет готовым принять адресный запрос. После этого выполняется переход в состояние «ACCESS».

Состояние «ACCESS» соответствует режиму работы, при котором и адресная фаза и фаза данных могут обслуживаться без дополнительных задержек. Если оба ведомых устройства, участвующие в текущей обработке, готовы, автомат остаётся в данном состоянии. Если устройство, находящееся в фазе данных, не завершило передачу, выполняется переход в состояние «WAIT_DP». Если же задержка возникает только в адресной фазе, автомат переходит в состояние «WAIT_AP».

Автомат состояний обеспечивает корректное согласование фаз протокола АНВ и формирование итогового сигнала готовности в зависимости от состояния ведомых устройств, участвующих в фазе данных и фазе адреса. Такая организация позволяет корректно обрабатывать состояния ожидания и исключает нарушение временного соответствия между последовательными транзакциями.

2.5 Обработка ошибок

В процессе функционирования модуля неблокируемой коммутации могут возникать ситуации, требующие специальной обработки для обеспечения корректного поведения системы. Одним из таких случаев является обращение ведущего устройства к адресу, не попадающему ни в один из заданных диапазонов адресного пространства ведомых устройств. Для корректной обработки таких ситуаций в структуре модуля реализуется механизм default slave. Данный блок выступает в роли виртуального ведомого устройства и формирует корректный отклик протокола при отсутствии соответствия адреса.

При обращении к default slave модуль должен обеспечить завершение транзакции с формированием допустимых сигналов HREADY и HRESP. Это позволяет избежать зависания системы и обеспечивает предсказуемое поведение при ошибочных обращениях.

2.6 Разработка АНВ-буфера

В рамках работы дополнительно был разработан регистровый буфер для интерфейса AMBA АНВ в трех конфигурациях: forward buffer, backward buffer и full buffer. Его назначение состоит в разрыве длинных комбинационных путей между взаимодействующими блоками и улучшении временных характеристик схемы при синтезе. Буферы могут использоваться на границах ведущих и ведомых интерфейсов модуля коммутации и включаться в зависимости от требуемой конфигурации.

Конфигурации АНВ-буфера отличаются направлением регистровой развязки и составом буферизуемых сигналов. Для каждого варианта была разработана микроархитектурная диаграмма, отражающая направление прохождения сигналов и состав управляющей логики.

Forward buffer, представленный на рисунке 12, выполняет буферизацию сигналов, передаваемых от ведущего устройства к ведомому. К ним относятся адресные и управляющие сигналы, а также данные записи. Данный вариант используется в случаях, когда критический путь проходит по направлению передачи запроса. Регистрация этих сигналов позволяет разделить путь от ведущего

интерфейса к ведомому на более короткие участки и тем самым упростить выполнение временных ограничений.




Рисунок 12 – Микроархитектурная диаграмма AHB forward buffer

Backward buffer, представленный на рисунке 13, предназначен для буферизации сигналов, передаваемых от ведомого устройства к ведущему. В эту группу входят данные чтения, сигнал готовности и сигнал отклика. Такой вариант применяется, когда критический путь формируется на направлении возврата ответа от ведомого интерфейса. Регистрация обратных сигналов позволяет уменьшить длину комбинационного пути между ведомым и ведущим устройствами.




Рисунок 13 – Микроархитектурная диаграмма AHB backward buffer

Full buffer, представленный на рисунке 14, объединяет буферизацию прямого и обратного направлений. Он обеспечивает регистровую развязку как для сигналов запроса, так и для сигналов ответа. Данный вариант используется, когда требуется полностью разделить временные пути между взаимодействующими блоками. Кроме того, full buffer параметризуется по глубине, что позволяет задавать количество регистровых стадий в зависимости от особенностей топологии проекта, то есть в случае, когда компоненты расположены на значительном расстоянии друг от друга, что негативно влияет на временные характеристики системы.




Рисунок 14 – Микроархитектурная диаграмма АНВ full buffer

Для корректной работы буферов была разработана управляющая логика, учитывающая конвейерную организацию протокола АНВ и возможность вставки состояний ожидания. Входные автоматы состояний фиксируют принятые фазы транзакции и предотвращают повторное принятие одних и тех же управляющих сигналов при удержании передачи. Выходной автомат формирует сигнал готовности с учётом текущего состояния буфера и готовности выходного интерфейса. Такая организация обеспечивает корректное прохождение транзакций через буфер без потери, дублирования или нарушения соответствия между адресной фазой и фазой данных.

Общий для всех вариантов буфера выходной автомат состояний представлен на рисунке 15. Он используется для формирования выходного сигнала готовности и согласования прохождения фаз АНВ-транзакции через буфер.




Рисунок 15 – Автомат состояний выходной логики АНВ-буфера

Автомат содержит три состояния: IDLE, ADDR_PHASE и DATA_PHASE. Состояние IDLE соответствует отсутствию активной передачи на выходе буфера. При появлении транзакции и отсутствии готовности со стороны следующего интерфейса выполняется переход в состояние ADDR_PHASE, в котором удерживается адресная фаза передачи.

Состояние ADDR_PHASE соответствует ожиданию принятия адресной фазы. После установки сигнала готовности со стороны следующего интерфейса автомат переходит в состояние DATA_PHASE, так как в протоколе АНВ за принятой адресной фазой следует соответствующая фаза данных.

Состояние DATA_PHASE используется для обработки фазы данных текущей передачи. Если следующая передача отсутствует и выходной буфер свободен, автомат возвращается в состояние IDLE. В противном случае автомат остаётся в состоянии DATA_PHASE, обеспечивая корректное прохождение последовательных транзакций через буфер.

Такой автомат позволяет учитывать разделение адресной фазы и фазы данных в протоколе АНВ и корректно формировать сигнал готовности при наличии регистровой стадии в буфере.

2.7 Параметризация модуля

Разрабатываемый модуль неблокируемой коммутации должен обеспечивать возможность конфигурации в зависимости от требований конкретной системы. Наличие параметров конфигурации позволяет использовать единое RTL-описание при изменении числа подключаемых устройств, разрядности интерфейсов и состава поддерживаемых функций протокола.

К основным структурным параметрам относятся число ведущих и число ведомых устройств. Указанные параметры определяют размерность матричной структуры, количество экземпляров блоков логики со стороны ведущих и ведомых интерфейсов, а также размерность внутренних сигналов маршрутизации и выбора.

Отдельную группу образуют ширины сигналов интерфейса. В первую очередь к ним относятся разрядность адресной шины и разрядность шины данных, поскольку именно эти параметры определяют размерность адресного пространства, формат передаваемых данных и объём внутренней логики хранения и коммутации. Помимо этого, параметризации могут подлежать ширины служебных полей интерфейса.

Ключевым элементом конфигурации является конфигурация адресного пространства. Она задаётся содержимым таблицы маршрутизации, записи которой определяют соответствие адресных диапазонов ведомым устройствам. За счёт этого обеспечивается возможность настройки модуля под конкретную карту памяти и распределение периферийных ресурсов.

Параметризация также распространяется на дополнительные функции протокола. Если поддержка отдельных сигналов или механизмов AMBA AHB не требуется в рамках целевой конфигурации, соответствующие элементы могут быть отключены параметрами генерации. В этом случае связанные с ними сигналы исключаются из состава активной логики или фиксируются в константном состоянии, не влияющем на работу базового функционала. Такой подход позволяет исключить избыточную логику и сократить аппаратные затраты в конфигурациях, не требующих полной реализации всех возможностей протокола.

Глава 3. Реализация модуля и разработка тестового окружения

3.1 Разработка RTL-описания модуля на SystemVerilog

Разрабатываемый модуль неблокируемой коммутации реализован на языке описания аппаратуры SystemVerilog.

Интерфейс модуля включает стандартный набор сигналов протокола AMBA АНВ. В составе интерфейса присутствуют сигналы типа передачи, направления обмена, данных записи и чтения, а также сигналы готовности и отклика. Поддержка дополнительных протокольных полей, таких как пользовательские сигналы, определяется конфигурацией модуля. При использовании внешней конфигурации декодера в интерфейс также включается вход таблицы маршрутизации.

Код модуля параметризован по числу ведущих и ведомых устройств, глубине и содержанию таблицы маршрутизации, а также по ширинам основных интерфейсных сигналов. За счёт этого одно и то же RTL-описание может использоваться для различных конфигураций межсоединения без изменения базовой структуры кода. Для сокращения объёма описания и упрощения соединения интерфейсов используются объединённые структуры сигналов, соответствующие наборам сигналов на стороне ведущих и ведомых устройств.

Для управляющих регистров используется явный сигнал сброса, задающий определённое начальное состояние после инициализации. Регистры, предназначенные для хранения данных или промежуточных результатов, описываются без сброса в тех случаях, когда это не влияет на корректность функционирования и допускается принятой методикой проектирования. Такой подход позволяет уменьшить объём избыточной логики и снижает аппаратные затраты, поскольку триггеры без асинхронного сброса имеют более простую реализацию в стандартных ячейках и занимают меньше площади.

Для повышения читаемости RTL-кода и упрощения соединения блоков логики используются объединённые структуры сигналов: структура адресно-управляющих сигналов АНВ-запроса, структура данных записи, структура ответных сигналов

АнВ, а также структура строки таблицы маршрутизации. Их описание представлено на рисунках 16 – 19.

Такое разделение позволяет объединить логически связанные сигналы, сократить объём однотипных объявлений и упростить передачу групп сигналов между функциональными блоками. Кроме того, использование структур снижает вероятность ошибок при подключении интерфейсов и облегчает дальнейшее сопровождение RTL-описания.

```
typedef struct packed {  
    logic [AHB_ADDR_WIDTH -1:0] haddr;  
    logic [AHB_BURST_WIDTH-1:0] hburst;  
    logic [AHB_PROT_WIDTH -1:0] hprot;  
    logic [AHB_SIZE_WIDTH -1:0] hsize;  
    logic                          hmasterlock;  
    logic                          hnonsec;  
    logic [AHB_MAST_WIDTH -1:0] hmaster;  
    logic                          hexcl;  
    logic                          hwrite;  
    logic [AHB_AUSER_WIDTH-1:0] hauser;  
    logic [AHB_TRANS_WIDTH-1:0] htrans;  
} ahb_bus_request_t;
```

Рисунок 16 – Структура адресно-управляющих сигналов АНВ-запроса

```
typedef struct packed {  
    logic [AHB_WSTRB_WIDTH-1:0] hwstrb;  
    logic [AHB_DATA_WIDTH -1:0] hwdata;  
    logic [AHB_WUSER_WIDTH-1:0] hwuser;  
} ahb_bus_request_data_t;
```

Рисунок 17 – Структура данных записи АНВ-запроса

```
typedef struct packed {  
    logic [AHB_DATA_WIDTH -1:0] hrdata;  
    logic [AHB_RUSER_WIDTH-1:0] hruser;  
    logic [AHB_BUSER_WIDTH-1:0] hbuser;  
    logic                          hexokay;  
} ahb_bus_response_t;
```

Рисунок 18 – Структура ответных сигналов АНВ

```

typedef struct packed {
    logic [AHB_ADDR_WIDTH-1:0] addr;
    logic [1:0] mode;
    int dest;
} tbl_route_t;

```

Рисунок 19 – Структура строки таблицы маршрутизации

Маршрутизация сигналов реализуется с использованием комбинационной логики, формирующей управляющие сигналы на основании результатов декодирования адреса и решений арбитража. Передача данных и управляющих сигналов между фазами адреса и данных обеспечивается с использованием регистров, фиксирующих выходные управляющие сигналы. Пример такого регистра представлен на рисунке 20.

```

//control signal to demux
always_ff @(posedge clk or negedge rst_n) begin
    if (~rst_n)
        dcd0_demux_hsel_ff <= '0;
    else if (s0_bus_ready)
        dcd0_demux_hsel_ff <= dcd0_hsel;
end

```

Рисунок 20 – Регистрация сигнала выбора ведомого устройства

Таким образом, RTL-описание модуля отражает выбранную архитектуру, обеспечивает модульность и параметризуемость, а также соответствует требованиям синтезируемости и корректной работы в рамках протокола АМБА АНВ.

Работа модуля неблокируемой коммутации определяется логикой управления, обеспечивающей согласование фаз адреса и данных, разрешение конфликтов доступа и корректную маршрутизацию транзакций.

Для каждого ведущего устройства реализуется логика, обеспечивающая управление сигналом готовности и синхронизацию фаз протокола. В связи с тем, что в АМБА АНВ фазы транзакции разделены во времени, требуется отслеживание состояния текущего и предыдущего запроса. Это реализуется с помощью конечного автомата, управляющего переходами между состояниями обработки транзакции.

Основными состояниями автомата являются состояние ожидания сигнала готовности от ведомого устройства, которому отправляется запрос, находящийся в фазе адреса; состояние обработки фазы данных, то есть ожидание сигнала готовности от ведомого устройства, который успешно принял управляющие сигналы из фазы адреса и находится в фазе данных; состояние завершения передачи управляющих сигналов и данных, соответствующим текущим запросам. При поступлении новой транзакции автомат фиксирует параметры запроса и инициирует его маршрутизацию. В случае, если ведомое устройство не готово принять данные, автомат переходит в состояние ожидания, в котором удерживает текущую транзакцию до получения сигнала готовности. Текущее состояние автомата хранится в регистре `sX_state_ff`. На рисунке 21 продемонстрирована логика выбора следующего состояния `sX_state_next`, где X – номер порта.

Рисунок 21 – Описание переходов автомата состояний

Формирование сигналов готовности осуществляется с учётом состояния автомата и сигналов от ведомых устройств. Сигнал HREADY для ведущего устройства формируется на основании состояния текущей транзакции и готовности соответствующего ведомого устройства. При необходимости вставляются состояния ожидания, обеспечивающие корректную синхронизацию.

Для протокольной проверки были разработаны утверждения с использованием SystemVerilog Assertions. Основой для их построения послужили требования к допустимости сигналов, приведённые в разделе Chapter 8 «Signal validity» спецификации на протокол AMBA АНВ. Утверждения использовались для контроля корректности формирования и удержания управляющих и информационных сигналов на интерфейсах ведущих и ведомых устройств. Проверялись допустимые сочетания сигналов валидности, готовности и отклика, а также корректность их поведения в условиях вставки состояний ожидания.

Также были реализованы утверждения, контролирующие целостность данных, то есть соответствие между множеством транзакций, поступающих на вход модуля, и множеством транзакций, наблюдаемых на его выходах, что позволяет выявлять потерю транзакций, дублирование ответов и ошибки сопоставления данных ранее принятому адресу.

Для последующей оценки полноты тестирования в модель были добавлены покрытия основных управляющих сигналов. Контролировались все существенные состояния сигналов арбитража, выбора ведомого устройства, признаков валидности и готовности, а также срабатывание логики ведомого устройства по умолчанию. Кроме того, проверялось, что в процессе симуляции активируются различные варианты выбора ведомых устройств.

3.2 Разработка тестового окружения

Для функциональной проверки разработанного модуля было создано специализированное тестовое окружение, предназначенное для моделирования взаимодействия нескольких ведущих и ведомых устройств согласно протоколу AMBA АНВ.

Тестовое окружение включает тестируемый модуль, интерфейсы тактирования и сброса, модели ведущих устройств, модели ведомых устройств и набор тестов, формирующих различные сценарии обмена. Функции генерации запросов и анализа ответных сигналов реализованы в составе примитивного АНВ

Verification IP (VIP), разработанного в рамках данной работы. Общая схема тестового окружения представлена на рисунке 22.




Рисунок 22 – Структурная схема тестового окружения

VIP ведущего устройства предназначен для формирования адресных, управляющих и информационных сигналов, соответствующих операциям чтения и записи. Для обеспечения гибкости тестирования в окружении предусмотрены механизмы генерации как одиночных транзакций, так и последовательностей запросов, направляемых в различные области адресного пространства. Наличие таких задач позволяет использовать тестовое окружение не только для случайной генерации запросов, но и для построения направленных сценариев, в которых проверяется конкретный режим работы модуля или отдельный функциональный блок.

VIP ведомого устройства предназначен для моделирования поведения ведомого интерфейса протокола AMBA AHB при обработке поступающих транзакций. Он формирует данные чтения, сигналы готовности и отклика, а также позволяет задавать задержку завершения передачи. Вставка состояний ожидания реализуется за счёт удержания сигнала готовности в неактивном состоянии в течение заданного числа тактов. После окончания заданной задержки модель ведомого устройства разрешает завершение передачи и формирует соответствующие ответные сигналы. Такой механизм позволяет проверять работу модуля при различной длительности обслуживания запросов ведомыми устройствами. В частности, в

тестовом окружении воспроизводятся как транзакции без дополнительных состояний ожидания, так и транзакции, завершение которых откладывается на несколько тактов. Это необходимо для проверки корректной обработки сигналов готовности, сохранения соответствия между адресной фазой и фазой данных, а также правильного возврата данных и сигналов отклика ведущему устройству.

Основной режим тестирования основан на параллельной отправке псевдослучайных запросов от нескольких ведущих устройств. Такой подход позволяет моделировать смешанную нагрузку на межсоединение и проверять работу модуля в условиях, близких к реальной эксплуатации. Тем самым обеспечивается проверка как штатных режимов работы, так и обработки исключительных ситуаций.

Для проверки логики декодирования адресов в тестовом окружении задаётся таблица маршрутизации, содержащая правила сопоставления адресных диапазонов ведомым устройствам. Содержимое этой таблицы подбирается так, чтобы в ходе моделирования присутствовали как корректные обращения к описанным областям, так и запросы к неадресованным областям. Это необходимо для проверки механизма ведомого устройства по умолчанию и подтверждения того, что при отсутствии совпадения с маршрутной таблицей модуль формирует корректный протокольный отклик.

Для исключения бесконтрольного ожидания в случае ошибки в логике модуля или в тестовом сценарии используется watchdog, завершающий моделирование по истечении заданного интервала времени.

Разработанное тестовое окружение обеспечивает моделирование различных режимов работы системы, позволяет проверить корректность маршрутизации транзакций и формирование ответных сигналов, а также выявить возможные ошибки в реализации модуля.

Глава 4. Верификация и анализ результатов

4.1 Верификация

Основным методом проверки являлось моделирование поведения модуля в составе тестового окружения с генерацией входных воздействий и анализом выходных сигналов. В ходе моделирования проверялась корректность маршрутизации транзакций, согласование фаз адреса и данных, а также формирование управляющих сигналов в соответствии с требованиями протокола AMBA AHB.


Тестовая таблица маршрутизации в верификационном окружении была задана таким образом, чтобы, помимо корректных обращений к описанным диапазонам адресов, присутствовали и запросы в неадресованные области. Пример такой конфигурации представлен в таблице 2. В ней диапазон 0xC0000000 – 0xFFFFFFFF не связан ни с одним из ведомых устройств, соответственно, транзакция с адресом, попадающим в эту область, будет направлена декодером к ведомому устройству по умолчанию.

Таблица 2 – Тестовая таблица маршрутизации

Базовый адрес диапазона	Ведомое устройство	Режим сопоставления
32'h30000000	Slave0	TOR
32'h60000000	Slave1	TOR
32'ha0000000	Slave2	TOR
32'hc0000000	Slave0	TOR

Тестирование проводилось с использованием псевдослучайных сценариев для выявления возможных ошибок в сложных и нестандартных ситуациях.

В иерархии тестового окружения (рисунок 23) представлены сам тестируемый модуль, VIP ведущих и ведомых устройств, а также набор тестов, реализующих различные сценарии обмена.



Hierarchy	Module
ahb_bus_matrix_tb	ahb_bus_matrix_tb
top	ahb_bus_matrix_tb_top
dut	ahb_bus_matrix
clk_intf	clk_vip_if
rst_intf	rst_vip_if
vif_ahb_m0	scr_base_ahb_vip_if
vif_ahb_m1	scr_base_ahb_vip_if
vif_ahb_s0	scr_base_ahb_vip_if
vif_ahb_s1	scr_base_ahb_vip_if
vif_ahb_s2	scr_base_ahb_vip_if
init	
test	
test_bus_random	
watchdog	
Packages	

Рисунок 23 – Иерархия модулей на поведенческой симуляции

Контроль корректности работы осуществлялся на основе анализа временных диаграмм, а также с использованием встроенных механизмов проверки. Для автоматической проверки соблюдения требований протокола применялись утверждения SystemVerilog Assertions, позволяющие фиксировать нарушения временных и логических условий.

Для оценки полноты тестирования использовались инструменты покрытия. Контролировалось достижение различных состояний управляющих сигналов, а также прохождение ключевых сценариев работы модуля.

Применяемая методика тестирования обеспечивает комплексную проверку разработанного решения, включая анализ функциональной корректности, соблюдение требований протокола и оценку полноты покрытия.

4.2 Результаты верификации

В ходе функционального моделирования была проверена работа разработанного модуля неблокируемой коммутации в различных режимах. Результаты моделирования подтверждают корректность маршрутизации транзакций, работу арбитража и соблюдение требований протокола AMBA АНВ.

При выполнении одиночных транзакций чтения и записи установлено, что адресная информация корректно декодируется, запрос направляется соответствующему ведомому устройству, а возвращаемые данные и управляющие сигналы передаются инициирующему ведущему устройству без искажений.

В сценариях параллельного выполнения транзакций наблюдается одновременная обработка запросов от различных ведущих устройств при обращении к различным ведомым устройствам. Это подтверждает реализацию неблокируемой архитектуры, при которой транзакции не оказывают взаимного влияния при отсутствии конфликтов доступа.

В случаях конфликтного обращения нескольких ведущих устройств к одному ведомому устройству корректно отрабатывает механизм арбитража. В каждый момент времени обрабатывается только один запрос, при этом остальные удерживаются до завершения текущей транзакции. После освобождения ресурса ожидающие запросы обслуживаются в соответствии с выбранной политикой арбитража.

При моделировании сценариев с задержками со стороны ведомых устройств установлено, что модуль корректно обрабатывает состояния ожидания. Сигналы готовности формируются в соответствии с состоянием ведомого устройства, при этом сохраняется согласованность фаз адреса и данных.

В сценариях с обращениями к неадресованным областям подтверждена корректная работа механизма ведомого устройства по умолчанию. Формируется допустимый отклик протокола, обеспечивающий завершение транзакции без нарушения работы системы.

Отдельно была проверена корректность маршрутизации burst-транзакций. В ходе моделирования установлено, что при передаче последовательности связанных обращений выбранное ведомое устройство сохраняется на протяжении всего пакета запросов, а адресная и управляющая информация передаётся без нарушения порядка транзакций. Возвращаемые данные и сигналы отклика корректно направляются тому ведущему устройству, которое инициировало соответствующую burst-транзакцию.

Временные диаграммы, подтверждающие корректное выполнение перечисленных сценариев приведены в приложении А.

Анализ результатов покрытия показал, что набор тестов активирует все основные режимы функционирования модуля и позволил убедиться, что проверка не ограничивается отдельными демонстрационными сценариями, а затрагивает все существенные ветви логики коммутации и арбитража. Отчёт по покрытию RTL-модели представлен на рисунке 24.

Name	Line	U+C	U	C	Condition	U+C	U	C	Assert	U+C	U	C
ahb_bus_matrix_tb	 85.38%	513	75	438	 95.82%	5381	225	5156	 100.00%	85	0	85
top	 87.67%	446	55	391	 95.82%	5381	225	5156	 100.00%	85	0	85
dut	 89.72%	399	41	358	 95.87%	5371	222	5149	 100.00%	84	0	84

Рисунок 24 – Отчёт по покрытию RTL-модели

Результаты моделирования подтверждают корректность функционирования разработанного модуля и соответствие его поведения предъявляемым требованиям.

4.3 Анализ производительности

Оценка производительности разработанного модуля проводилась на основе результатов функционального моделирования и сравнения с архитектурой, использующей общую шину АМБА АНВ.

Основным показателем эффективности являлось время выполнения набора транзакций при различных сценариях работы. Пример успешного моделирования коммутатора 2×3 с указанием времени симуляции в пикосекундах показан на рисунке 25.

```
physdesign@coder-eradionova-test ~/sc-axi
% make -C build/ahb_bus_matrix vcs-run

SIMULATION_SUCCESS
$finish called from file "/home/physdesign/sc-axi/build/ahb_bus_matrix/ahb_bus_matrix_tb.sv", line 175.
$finish at simulation time                2775000

-----
VCS Coverage Metrics: during simulation line, cond, FSM, branch, tgl was monitored
-----
```

Рисунок 25 – Отчет о тестировании коммутатора

В ходе моделирования установлено, что использование неблокируемой архитектуры позволяет сократить общее время обработки запросов за счёт параллельного выполнения транзакций между различными ведущими и ведомыми устройствами. В отличие от архитектуры с общей шиной, где транзакции выполняются последовательно, разработанный модуль обеспечивает одновременную передачу данных по нескольким независимым каналам. Это особенно заметно при наличии нескольких активных ведущих устройств, генерирующих запросы к различным ведомым устройствам.

При наличии конфликтов доступа к одному ведомому устройству производительность ограничивается работой арбитра, что является ожидаемым поведением. Однако даже в этих условиях система сохраняет возможность параллельной обработки транзакций, не связанных с данным ресурсом.

Анализ временных диаграмм показывает, что перекрытие фаз адреса и данных используется эффективно, а задержки, вызванные состояниями ожидания, корректно обрабатываются без дополнительных простоев.

В результате сравнения с вариантом реализации на основе общей шины установлено, что время выполнения тестового сценария сокращается, что свидетельствует о повышении пропускной способности межсоединений. Данное улучшение обусловлено устранением глобальной блокировки и переходом к распределённой организации доступа к ресурсам. Данные о повышении производительности приведены в таблице 3.

Таблица 3 – Сведения о повышении производительности

Конфигурация	Среднее время, общая шина, пс	Среднее время, матричная архитектура, пс	Увеличение производительности, %
2 × 3	3 738 000	2 726 000	37,12
3 × 3	4 994 000	3 409 000	46,49
4 × 3	6 092 000	3 838 000	58,73
5 × 3	7 024 000	4 318 000	62,66

Для архитектуры общей шины увеличение числа ведущих устройств не приводит к увеличению максимального числа одновременно выполняемых

транзакций, поскольку все обращения обслуживаются через один общий канал передачи. В каждый момент времени такая архитектура может передавать только одну транзакцию.

В матричной архитектуре с распределённым арбитражем каждый ведомый интерфейс имеет собственный арбитр, поэтому независимые обращения к различным ведомым устройствам могут выполняться параллельно. В предельном случае число одновременно обслуживаемых транзакций определяется выражением $\min(N_{\text{master}}, N_{\text{slave}})$, где N_{master} — число ведущих устройств, а N_{slave} — число ведомых устройств. Следовательно, при фиксированном числе ведомых устройств рост числа ведущих устройств повышает вероятность наличия независимых обращений к разным ведомым устройствам и позволяет эффективнее использовать матричную структуру межсоединения.

Для рассматриваемых конфигураций число ведомых устройств равно трём, поэтому максимальный уровень параллелизма матричной архитектуры ограничен тремя одновременными направлениями передачи. Полученные результаты моделирования подтверждают данную зависимость: при увеличении числа ведущих устройств среднее время выполнения тестового сценария для матричной архитектуры растёт медленнее, чем для архитектуры общей шины, а относительное повышение производительности увеличивается. Фактический выигрыш оказывается ниже теоретического предела, поскольку он зависит от распределения адресов транзакций, числа конфликтов при обращении к одному ведомому устройству, вставки состояний ожидания и накладных задержек, связанных с арбитражем и прохождением сигналов через межсоединение.

Анализ результатов показывает, что при фиксированном числе ведомых устройств увеличение числа ведущих устройств повышает эффективность использования матричной структуры. В таких условиях возрастает вероятность одновременного появления запросов к разным адресным областям, что позволяет задействовать несколько направлений передачи. Поэтому предложенная архитектура даёт большой выигрыш именно в системах с несколькими активными ведущими устройствами.

4.4 Оценка аппаратных затрат

Оценка аппаратных затрат разработанного модуля проводилась на основе результатов логического синтеза двух вариантов межсоединения: архитектуры с общей шиной и разработанной матричной архитектуры. Сравнение результатов приведено в таблице 4. Синтез выполнялся с использованием стандартного набора библиотек, соответствующих целевой технологии.

Таблица 4 – Результаты синтеза коммутатора

Метрика	Общая шина	Матричная архитектура	Изменение
Максимальная частота	1445 МГц	1500 МГц	+3,81 %
Общая площадь дизайна	836,997	859,152	+2,65 %
Количество комбинационных ячеек	1534	1474	-3,91 %
Количество последовательностных ячеек	593	670	+12,98 %

Увеличение количества последовательностных ячеек в матричной архитектуре связано с наличием дополнительной регистровой логики. Она используется для хранения результатов декодирования адреса, решений арбитража и внутренних управляющих сигналов, необходимых для согласования адресной фазы и фазы данных протокола AMBA АНВ.

Количество комбинационных ячеек в матричной архитектуре оказалось меньше, чем в архитектуре общей шины. Это может быть связано с распределением управляющей логики между локальными блоками, в то время как в общей шине значительная часть управления сосредоточена вокруг единого канала передачи. В результате синтезатор по-разному оптимизирует комбинационную логику для двух архитектур.

Общая площадь стандартных ячеек для матричной архитектуры увеличивается, что является ожидаемым следствием более сложной структуры межсоединения и большего количества регистровой логики. При этом увеличение площади не сопровождается ухудшением быстродействия: максимальная частота для матричной архитектуры немного выше. Это объясняется тем, что распределение

логики между несколькими направлениями передачи и использование регистровых стадий позволяют сократить длину отдельных комбинационных путей.

Результаты синтеза показывают аппаратные затраты коммутатора с общей шиной в сравнении с затратами на реализацию матричной архитектуры. Увеличение площади связано преимущественно с ростом последовательностной логики, необходимой для маршрутизации, арбитража и согласования фаз протокола. При этом выбранная архитектура не приводит к снижению максимальной частоты и дополняет результаты функционального моделирования, где было показано сокращение времени выполнения тестовых сценариев.

ЗАКЛЮЧЕНИЕ

В рамках данной работы разработан аппаратный блок неблокируемой коммутации шин протокола AMBA AHB, предназначенный для организации взаимодействия между несколькими ведущими и ведомыми устройствами в составе системы на кристалле.

В ходе работы рассмотрены особенности протокола AMBA AHB, определены требования к построению межсоединения и выбрана архитектура модуля, основанная на матричной структуре и локальном арбитраже на стороне ведомых устройств. Разработана структурная схема модуля, выполнено RTL-описание на языке SystemVerilog и создано тестовое окружение для функциональной верификации.

В ходе верификации подтверждена корректность функционирования модуля в различных режимах работы. Применение механизмов покрытия и утверждений позволило обеспечить полноту проверки и соблюдение требований протокола AMBA AHB.

Результаты моделирования показали, что матричная архитектура сокращает время выполнения тестовых сценариев за счёт параллельной обработки независимых транзакций. По результатам синтеза установлено, что это достигается ценой увеличения общей площади стандартных ячеек, связанного преимущественно с ростом количества последовательностной логики. При этом максимальная тактовая частота не снижается.

Поставленная цель работы достигнута, разработанный модуль удовлетворяет предъявляемым требованиям.

СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ

1. AMBA AHB Protocol Specification : Quick Reference Guide / ARM. — [S. l.] : ARM, 2021. — 46 p.
2. Multi-layer AHB Technical Overview : white paper / ARM. — [S. l.] : ARM, 2004. — 12 p.
3. IEEE Standard for SystemVerilog : IEEE Std 1800-2017 (Revision of IEEE Std 1800-2012) / IEEE Standards Association. — New York : IEEE, 2017. — 1315 p.
4. The RISC-V Instruction Set Manual : Volume II: Privileged Architecture : Document Version 20211203 / editors: A. Waterman, K. Asanović. — [S. l.] : RISC-V International, 2021. — 165 p.
5. Divekar, S. Multichannel AMBA ARB with Multiple Arbitration Technique / S. Divekar, A. Tiwari // International Conference on Communication and Signal Processing (ICCSP), 3–5 April 2014, India. — Chennai : IEEE, 2014. — P. 1205–1209.
6. Орлов, С. А. Организация ЭВМ и систем : учебник для вузов / С. А. Орлов, Б. Я. Цилькер. — 3-е изд. — Санкт-Петербург : Питер, 2014. — 688 с.
7. Hwang S. Y. Implementation of a Self-Motivated Arbitration Scheme for the Multilayer AHB Busmatrix / S. Y. Hwang, D. S. Kang, H. J. Park, K. S. Jhang // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. — 2010. — Vol. 18, no. 5. — P. 818–830.

Временные диаграммы моделирования работы коммутатора




Рисунок А.1 – Временная диаграмма обработки запросов




Рисунок А.2 – Временная диаграмма обработки запросов с задержками




Рисунок А.3 – Временная диаграмма обработки burst-транзакций