

Vivado 使用手册


新板子 (EGO1) 用红色盒子存放,只支持 vivado2017 以上版本.

老板子 (BASYS3)用蓝色盒子存放。


具体外设功能参考硬件手册。

新建工程


1、打开软件，点击 Creat Project，点击 next




2、给你的工程取个有意义的名字，选择存放路径，不要包含中文。点击 next




3、选择工程类型，系统默认 RTL Project，无需更改，点击 Next



4、添加源文件，先不用管，点击 next，后面也可以添加。




5、添加约束文件，和添加源文件相同，我们先点击 next



6、在 Search 框中输入板子型号。


新板子选择 xc7a35tcsg324-1 老板子选择 xc7a35tcpg236-1

选中后点击 next




7、

7、点击 Finish，就新建好了一个工程文件啦




编写源代码

1、右键 Design Source, 点击 Add sources




指定和/或创建源文件添加到工程

2、添加 design sources




3、点击 create file


(如果已经有写好的代码，可点击 Add Files 添加)




4、取个有意义的文件名，点击 ok



5、点击 Finish



6、定义模块。可以在这个界面写输入输出的定义，这样系统会自动帮你写这部分的代码，也可以跳过自己写。
Port Name 输入变量名，Direction 选择 input，output 或 inout。选中 Bus，变量就会变成一个总线，在 MSB 和 LSB 输入信号的最高和最低位。



Define a module and specify I/O Ports to add to your source file.
For each port specified:
MSB and LSB values will be ignored unless its Bus column is checked.
Ports with blank names will not be written.

Module Definition


Module name:

I/O Port Definitions

Port Name	Direction	Bus	MSB	LSB
	input	<input checked="" type="checkbox"/>	0	0

OK Cancel

我写了 mux2 的定义，点击 ok



Define a module and specify I/O Ports to add to your source file.
For each port specified:
MSB and LSB values will be ignored unless its Bus column is checked.
Ports with blank names will not be written.

Module Definition


Module name:

I/O Port Definitions


Port Name	Direction	Bus	MSB	LSB
a	input	<input checked="" type="checkbox"/>	0	0
b	input	<input type="checkbox"/>	0	0
sel	input	<input type="checkbox"/>	0	0
y	output	<input type="checkbox"/>	0	0

OK Cancel


7、在 Design Sources 框中有了一个 mux2 文件，双击点开，定义部分的代码已写好



8、写好剩余部分的代码。如果你的代码出现语法错误，右边会出现红条或者黄条，鼠标移上去就能查看错误提示了。y 在 always 语句里被赋值，所以要定义成 **output reg y**




12、等待几十秒到几分钟，提示综合成功。选择 open synthesized design，点击 ok




编写约束文件


1、选择 Layout I/O Planning




2、图形化生成约束文件。在软件下方的窗口，选择变量对应的外设和电平标准（改为LVCMOS33）




以新板子为例，我设置最左下方的三个开关为 a, b, sel, led 灯为输出 y




3、点击左上方的 file-Save Constrains，保存约束文件。弹出来一个提示，点击 ok



4、取个名字，点击 ok




5、点开 source 窗口栏中的 Constrains，系统按照你的要求自动生成了约束文件。




综合、实现、生成比特流

1、重新综合


(如果你写完源代码，不是用 I/O planning 自动生成约束文件，而是手动写好，就只要综合一次，但容易出错，不推荐)




2、综合成功后，Run Implementation 实现。




3、等待几十秒至几分钟后，提示实现成功。选择生成比特流，之后弹出来的窗口也点击 ok。




4、等待十秒左右，提示生成比特流成功，选择打开硬件管理




5、把板子连上电脑，打开电源开关。点击 open target-auto connect



6、连接成功，点击 programe device，弹出来窗口点击 program



7、板上观察到实验结果



如图 a (P5 开关) =1; b (P4 开关) =0 ; sel (P3 开关) =0; 输出 y (F6 灯) =1