lab1

```
lab1
  ALU
     任务一:设计实现数据通路部件ALU
       模块设计
          结构化描述
          功能性描述
       仿真结果
          结构化描述
          功能性描述
     任务二:设计实现数据通路部件Register Files
       模块设计
       仿真结果
     思考题
       如何给ALU增加溢出功能?
       Registers Files实验做了哪些优化?
       Registers Files直接使用会有哪些问题?
  有限状态机
     任务:设计有限状态机完成序列检测器并测试
```

ALU


任务一:设计实现数据通路部件ALU

模块设计


结构化描述

- 1. 导入相关子模块IP核
- 2. 依据原理图进行ALU构建

模块设计 仿真结果



3. 生成IP核wrapper文件设为Top文件



❷ 一些思考

- 1. 根据原理图,实际上结构化描述时, ALU_operation = 3'b010 和 ALU_operation = 3'b110 的结果是一样的,都使用 xslice_0 的 Dout 端口作为输入,减法并未完全实现
- 2. ALU_operation = 3'b111部分其实是取A+B的加法结果的末位进行位扩展到32位?猜测可能是验证A+B是否非零

功能性描述

```
`timescale 1 ps / 1 ps
1
2
 3
    module ALU_wrapper
4
       (А,
 5
        ALU_operation,
6
        В,
 7
        res,
8
        zero);
9
        input [31:0]A;
10
        input [2:0]ALU_operation;
11
        input [31:0]B;
12
        output [31:0]res;
13
        output zero;
14
15
        wire [31:0]A;
16
        wire [2:0]ALU_operation;
        wire [31:0]B;
17
18
        wire [31:0] res;
19
        wire zero;
20
        /* Logical Functions Here */
21
22
        always @(*)
        begin
23
24
             case(ALU_operation)
25
                 3'b000: res = A \& B; // 1. And
                 3'b001: res = A | B; // 2. or
26
27
                 3'b010: res = A + B; // 3. Add
                 3'b011: res = A \land B; // 4. Xor
28
```

```
3'b100: res = ~(A | B); // 5. Nor

3'b101: res = A >> B; // 6. Srl

3'b110: res = A - B; // 7. Sub

3'b111: res = (A + B) ? 1'b1 : 1'b0; // 8. Set on less than

endcase

end
endmodule
```


依据ALU的功能逻辑进行上述代码的撰写

? 不太清楚根据原理图的位扩展 ALU_operation = 3'b110 应该具体怎么做,此处撰写可能有误

仿真结果

使用课件提供的仿真代码进行仿真


结构化描述



仿真结果说明:

- 1. 加法与减法结果一致
- 2. 加法结果最高位为0x7而不是理论值0xf
- 3. 位扩展结果为0x29

功能性描述



仿真结果说明:

- 1. 位扩展功能代码可能有误
- 2. 如代码所示,未对zero进行赋值

任务二:设计实现数据通路部件Register Files


模块设计

参考课件提供代码并进行修改后进行模块 regs 构建

```
1
    module regs(
2
        input clk, rst, RegWrite,
 3
        input [4:0] Rs1_addr, Rs2_addr, Wt_addr,
        input [31:0] Wt_data,
4
 5
        output [31:0] Rs1_data, Rs2_data
 6
        );
 7
        reg [31:0] register [1:31]; // r1 - r31
8
        integer i;
9
        assign Rs1_data = (Rs1_addr== 0) ? 0 : register[Rs1_addr]; // read
        assign Rs2_data = (Rs2_addr== 0) ? 0 : register[Rs2_addr]; // read
10
        always @(posedge clk or posedge rst)
11
12
        begin
13
            if (rst==1) for (i=1; i<32; i=i+1)
14
                 register[i] <= 0; // reset</pre>
            else if ((Wt_addr != 0) && (RegWrite == 1))
15
16
                 register[Wt_addr] <= Wt_data; // write</pre>
17
        end
    endmodule
18
```

仿真结果

利用课件提供仿真代码进行仿真, 结果如下:



与课件上的仿真结果一致

思考题

如何给ALU增加溢出功能?

分析运算结果的符号

- A[31] && B[31] == 1即AB最高位分别为1&1,此时必然产生溢出
- (A[31] ^ B[31]) && ~res[31] == 1即AB最高位分别为1&0且加法结果最高位为0,则产生溢出
- AB最高位分别为0&0:必然不产生溢出

基于上述, overflow的功能可以用以下方法简单实现:

```
1 | output overflow;
2 | overflow = (A[31] && B[31] || (A[31] ^ B[31]) && ~res[31]) ? 1'b1 : 1'b0;
```

Registers Files实验做了哪些优化?

对代码进行简单优化

```
1
    module regs(
 2
        input clk, rst, RegWrite,
        input [4:0] Rs1_addr, Rs2_addr, Wt_addr,
 3
4
        input [31:0] Wt_data,
 5
        output [31:0] Rs1_data, Rs2_data
 6
        );
        reg [31:0] register [0:31]; // 修改寄存器使用范围
8
        integer rst_addr; // 代码可读性
9
        always @(posedge clk or posedge rst) // 完整复位逻辑
10
        begin
            if (rst) for (rst_addr = 1; rst_addr < 32; rst_addr = rst_addr + 1)</pre>
11
12
                register[rst_addr] <= 0; // reset</pre>
            else if (Wt_addr > 0 && Wt_addr <= 31 && RegWrite)
13
14
                register[Wt_addr] <= Wt_data; // write</pre>
15
        end
```

```
16 assign Rs1_data = (Rs1_addr== 0) ? 0 : register[Rs1_addr]; // 读取操作放在
最后
17 assign Rs2_data = (Rs2_addr== 0) ? 0 : register[Rs2_addr]; // read
18 endmodule
```

Registers Files直接使用会有哪些问题?

- 1. 原文件使用的是同步复位的方式,如果需要异步复位则无法实现
- 2. 声明了[31:0]的寄存器但是实际仅仅使用了[1:31]而没有使用第1个,造成浪费
- 3. 如果 (wt_addr != 0) & (Regwrite == 1) 将进行数据的写入,但是没有考虑如果写入地址 wt_addr 超过定义的范围[31:0]时的处理方法,如 wt_addr=0 时的处理方法
- 4. 复位信号 rst 仅在上升沿工作,复位逻辑不完整
- 5. 寄存器的写入和复位采用非阻塞赋值,考虑到非阻塞赋值是并行执行的,可能会导致在同一个周期 内对同一个寄存器进行读写操作,则最后读出结果可能有误

有限状态机

任务: 设计有限状态机完成序列检测器并测试

模块设计

采用三段式状态机的设计方式,依据课件提供状态图进行实现

本次状态机设计用于检测输入序列是否为 1110010

```
`timescale 1ns / 1ps
 2
 3 module seq(
4
        clk,
5
        reset,
6
        in,
 7
        out
    );
8
9
10
       input clk;
11
        input reset;
12
        input in;
13
        output out;
14
15
        //define state
16
        parameter [2:0]
17
            S0 = 3'b000,
            S1 = 3'b001,
18
19
            S2 = 3'b010,
            S3 = 3'b011,
20
            S4 = 3'b100,
21
            S5 = 3'b101,
22
23
            S6 = 3'b110,
            S7 = 3'b111;
24
25
26
        //internal variable
27
        reg [2:0] current_state;
28
        reg [2:0] next_state;
```


```
29
        wire out;
30
        //first segment:state transfer
31
32
        always @ (posedge clk or negedge reset)
33
             begin
                 if (!reset)
34
35
                     current_state <= S0;</pre>
36
                 else
37
                     current_state <= next_state;</pre>
38
             end
39
40
        //second segment:transfer condition
41
        always @ (current_state or in)
42
             begin
43
                 case(current_state)
44
                     s0: begin
45
                         if (!in) next_state = S0;
46
                         else next_state = S1;
47
                     end
                     S1: begin
48
49
                         if (!in) next_state = S0;
50
                          else next_state = S2;
51
                     end
52
                     S2: begin
53
                         if (!in) next_state = S0;
54
                         else next_state = S3;
55
                     end
56
                     S3: begin
57
                         if (!in) next_state = S4;
58
                         else next_state = S3;
59
                     end
60
                     S4: begin
61
                         if (!in) next_state = S5;
62
                         else next_state = S1;
63
                     end
64
                     S5: begin
65
                         if (!in) next_state = S0;
66
                          else next_state = S6;
67
                     end
68
                     S6: begin
69
                         if (!in) next_state = S7;
70
                         else next_state = S2;
71
                     end
72
                     S7: begin
73
                         if (!in) next_state = S0;
74
                          else next_state = S1;
75
                     end
76
                     default: next_state = S0;
77
                 endcase
78
             end
79
80
        //three segment: state output
81
        //moore type fsm
82
        assign out = (current_state == S7) ? 1 : 0;
83
```

仿真结果

依据模块代码,在时钟信号 clk 上升沿进行数据读入,复位信号 rst == 0 时恢复状态到 s0


参照课件提供仿真代码进行仿真

1. 输入序列 1110010



可以看到在第300ns时读入的全部序列被检测到,结果输出1

2. 输入序列 11110010



输入的序列在起始部位多输入一次1,在状态 s3 时被记住,完成后续状态检测,在第340ns检测完 成,输出1