## 3. 直接数字式频率合成( DDS)

随着技术和器件水平的提高,称之为直接 数字式频率合成器(DDS)的新的频率合成技术得到 飞速的发展。 DDS 在相对带宽、频率转换时间、相 位连续性、正交输出、高分辨力以及集成化等等一系 列指标方面,已经远远地超过了传统频率合成器所能 达到的水平,完成了频率合成技术的又一次飞 跃。 DDS 与传统的 DS 和 IS 一起构成了现代频率 合成技术体系,将频率合成技术推向了一个新阶段。

#### (1) 原理

### 一个频谱纯净的单频信号可表示为

$$u(t) = U \sin(2\pi f_0 t + \theta_0)$$
 (8-74) 
$$上式中, \diamondsuit U = 1, \quad \theta_0 = 0, \quad \text{则有}$$
 (8-74) 
$$u(t) = \sin(2\pi f_0 t) \qquad (8-74)$$

上式所表示的单频信号的主要特性是,其相位是时间的连续函数,即

$$\theta(t) = \omega_0 t = 2\pi f_0 t \tag{8-7}$$

由频率和相位之间的关系知,相位函数对

时间的导数为常数
$$\frac{d\theta}{dt}$$
  $\omega_0 = 2\pi f_0$  (8-77)

式 (8-77) 是信号的频率。单频信号波形与相位函数间的关系如图 8-35 所示。由图可知,相位函数是一条直线,它的斜率就是信号的频率。




图 8-35 单频信号的波形与相位函数

如果对式 (8-75) 进行采样,且采样周期为  $T_c$ 

(采样频率 为  $f_c = 1/T_c$ ),则可得到离散的波形序  $\frac{u^*(t) = \sin(2\pi f_0 n T_c)}{\text{相应的离散相位序列}}$  (8-7)

为

上式中,  $\Delta\theta = 2\pi f_0 T_c = 2\pi f_0 / f_c$ 

是连续两次采样点之间的相位增量。

此离散波形序列和离散相位序列如图 8-35 中的黑点所示。若采样值在采样间隔内进行保持,则如图 8-35 右图中的细线所示,由图可见其波形和相位都 为阶梯波形。 根据采样定理,只要满足

$$\frac{f_o}{f_c} < \frac{1}{2} \tag{8-8}$$

即可从式 (8-78) 所示的离散序列中唯 一地恢复出式 (8-75) 所示的模拟信号。在实际组 成电路中应该接入保持电路,使模拟信号的分量 加大,并将由采样所形成的高次谐波分量大大地 抑制,这对模拟信号的恢复十分有益。 因此,欲 合成式 (8-75) 所表示的模拟信号,需要首先生成 与其相对应的阶梯信号,然后再经滤波器取出合 成信号。

从式 (8-77) 知,相位函数的斜率决定了信号的频率。从 (8-79) 中可以看出,决定相位函数斜率的是两次连续采样之间的相位增量 Δθ。因此,只要控制这个相位增量,即可控制合成信号的频率。

现将一个完整周期内的信号相位( $2\pi$ )分割为M等份 $\delta$ 则海/M等份的相位增量为8-8

此相位增量为可选择的最小相位增量,若每次的相位增量就取 $\delta$ ,此时相位增量的斜率最小,得到的输出频率是最低的,其值可以表示为

$$f_{0\max} = \frac{\delta}{2\pi T_c} = \frac{f_c}{M} \tag{8-8}$$

经低通滤波器滤除高次谐波以后,得到所

需要的模拟合成信号输出为

$$u(t) = \sin \frac{f_c}{M} t \frac{f_c}{M}$$

$$(8-8)$$


若每次的相位增量选择为最小相位增量  $\delta$  的 K 倍,则可得到的信号频率为

$$f_0 = \frac{K\delta}{2\pi T_c} = \frac{K}{M} f_c \tag{8-8}$$

相应的模拟信号为

$$u(t) = \sin \frac{R}{2} \pi \frac{K}{M} f_c t \frac{R}{2}$$
 (8-8)

式 (8-84) 中,M 和 K 都为正整数,根据采样定理的 要求,K 的最大取值应小于 M 的二分之一。K 分 别取值为1、2、3时的相位函数与波形如图 8-36 所 示。 综上所述,在采样频率一定的条件之下, 可以通过控制两次连续采样之间的相位增量(不得大 低通滤波器之后,便可唯一地恢复出此频率的模拟信 号。这就是直接数字频率合成的原理。






图 8-36 不同相位增量时的波形

### (2) DDS 的组成

依据上述原理,欲合成所需频率的模拟信号,必须解决以下一些技术问题:

- ① 需控制每次采样的相位增量,并输出模 2π的累加相位。因此,组成电路中要用到相位累加器;
- ② 将模 2π 的累加相位变换为相应的正弦函数值的幅度,这里幅度可先用代码表示,因此,组成电路中要用到读存储器 ROM 来存储一个正弦函数表的幅值代码;
- ③ 用幅度代码变换成模拟电压,因此,组成中吸出更用到数模转换器 DAC

- ④ 相位累加器输出的累加相位在两次采样的间隔时间内是保持的,最终从 DAC 输出的电压是经保持的阶梯波。因此,组成电路中要用到采样保持电路。
- ⑤ 阶梯波电压经低通滤波器之后才能获得所需的模拟电压输出。因此,组成电路中要用到低通滤波器。据以上五个方面的问题,可以构成直接数字频率合成器,其基本组成模型如图 8-37 所示




图 8-37 DDS 的组成框图

### (3). DDS 的特点◆

- ① 频率转换时间短,可达毫微秒级,这主要取决于累加器中数字电路的门延迟时间;◆
- ② 分辨率高,可达到毫赫兹级,这取决于 累加器的字长 N 和参考时钟  $f_c$ 。
  - ③频率变换时相位连续;\*
  - ④ 有非常小的相位噪声;
- ⑤ 输出频带宽,一般其输出频率约为 $f_c$ 的 40%以内;
  - ⑥具有很强的调制功能。

# (4)DDS 的性能

DDS的频率合成原理及实现技术与传统的直接合成 DS和锁相合成完全不同,在性能上也很独特。

### ① 相对带宽

为

式中 $M=2^N$ , 当累加器字长 N 很大时,

最低输出频率达 Hz、mHz 量级都是不困难的,可认为 DDS 的最低合成频率接近于零频。

DDS 的最高输出频率受限于时钟频率 fc 和采样定

理,即 
$$f_{0\max} = \frac{1}{2} f_c$$
 (8-8)

在实际应用中,考虑到输出滤波器的非理想

特性,一般采用

$$f_{0\,\text{max}} = f_c \, \mathbb{W} \, 40 \, \% \tag{8-8}$$

这样, DDS 的相对带宽 为

$$\frac{f_{0\,\text{max}}}{f_{0\,\text{min}}} = M \, \text{ll} \, 40 \, \text{ll} = 2^N \, \text{ll} \, 40 \, \text{ll} \qquad \qquad (8-8)$$

这是一个极大的数字,是传统频率合成技术所无可比拟的。

## ② 频率分辩率

DDS 的最小频率步进量就是它的最低输出频率,

$$\Delta f_0 = f_{0 \min} = \frac{f_c}{M} = \frac{f_c}{2^N}$$
 (8-9)

也可以采用十进制的相位累加器,那么  $M=10^N$  。可见只要累加器有足够的字长,实现非常精密的分辨率也没有多大的困难,正像全面介绍的一样,可达 Hz 、 mHz 、甚至  $\mu Hz$  的频率步进量,是传统频率合成技术所无可达到的。

#### ③ 频率转换时间

DDS 的频率转换时间近似认为是即时的,这是因为它的相位序列在时间上是离散的。在频率控制字 K 改变以后,要经一个时钟周期之后才能按新的相位增量累加,所以可以说它的频率转换时间就是频率控制字的传输时间,即一个时钟周期  $T_c = 1/f_c$ 。目前,集成 DDS 产品的频率转换时间可达 10ns 的量级。这是常用锁相频率合成所无法达到的。

## ④ 频率转换时的相位连续性

当频率控制字从  $K_1$  变为  $K_2$ 之后,它是在已有的累加相位  $nK_1\delta$ 之上,再每次累加  $K_2\delta$ ,相位函数的曲线是连续的,只是在改变频率瞬间其斜率发生了突变,因而保持了输出信号相位的连续性。这一点对利用相位信息的那些系统很重要。

相位连续可避免信息的丢失,相位不连续回导致频谱的扩散,不利于频谱资源的有效利用。

## ⑤ 可输出正交信号

有些应用场合要用到正交信号输出,即同时输 出两个正交信号。 在 DDS 中,只要分别在两个 ROM 中存储  $sin\theta$  和  $cos\theta$  两个函数表,即可同时输出正交信号:

$$s_1(t) = \sin(2\pi f_0 t), \quad s_2(t) = \cos(2\pi f_0 t)$$




图 8-38 可输出正交信号的 DDS 框图

## ⑥ 可输出任意波形

若在 ROM 中存储其它所需的波形函数表, DDS 即可输出相应的周期性的波形,因此,更新 ROM 中的数据,使 DDS 输出方波、三角波、锯齿波等等。

### ⑦调制性能

由于 DDS 是全数字的,用频率控制字 K可直接调整输出信号的频率与相位,所以很易于在 DDS 上实现数字调频和调相,很多 DDS 产品都具有数字调制功能。

## ⑧ 噪声与杂散

因为 *DDS* 是数字技术,首先构成离散信号,然后变换成模拟信号输出,因而噪声与杂散的存在是必然的。这是我们要特别关注的。

DDS的不足之处主要有两点:一是杂散分量丰富,这些杂散分量主要是由相位舍位、幅度量化和DAC的非理想特性引起;二是输出频带受限,DDS的最高输出频率一般限制在 0.4 f<sub>c</sub>以下,但随着高速 ECL 和器件 GaAs 的出现,频带限制已明显改善。

#### (4) DDS与PLL的比较

DDS和 PLL 是两种频率合成技术,其频率合成的方式是不同的。 DDS 是一种全数字开环系统,而 PLL 是一种模拟闭环系统。由于合成的方式不同,因而都具有其特有的优点和不足,从设计 DDS和 PLL 需考虑因素的比较就可以看出这两种频率合成技术的差异;

在 PLL 中,频率分辨率是不会很高的,其分辨率的高低还与其他的性能指标有关。而 DDS 的分辨率只取决于相位累加器长度 N 和时钟频率  $f_c$ ,频率分辨率可以做到 m Hz;

从建立时间方面来看,DDS 是非常小的,可达 ns 量级,而PLL 由于闭环的原因建立时间较长,一般在 ms 量

从输出带宽方面来看,DDS与  $f_c$ 有关,输出频率  $f_o \leq f_c/2$ ,而 PLL一般  $f_o > f_c$ 。 DDS 输出可认为是低通信号,而 PLL 输出可认为是带通信号。频率覆盖范围是这两种技术都要考虑的问题;

从频率纯度方面来看,DDS由于  $f_o \leq f_c/2$ ,相对于参考频率源其相位噪声以  $20\lg$  ( $f_o/f_c$ ) 改善,因此只考虑杂散信号的影响;而 PLL 要考虑相位噪声和杂散信号的影响,这两种影响谱纯度的因素与 PLL 的环路参数有关。复杂度、功耗和成本是这两种技术都必须考虑的问题。

DDS和 PLL 这两种频率合成方式不同,各有其独有的特点,不能相互代替,但可以相互补充。将这两种技术相结合,可以达到单一技术难以达到的结果。

### 例 8-2 由激励组合方案实现的频率合成器的方




图 8-39 DDS 激励 PLL 的频率合成器

若输出频率  $f_o$  的频率范围是  $50 \sim 65MHz$ ,频率间隔为 25kHz,锁相环固定分频比  $N_p=5$ , DDS 的时钟频率为  $f_c=50MHz$ ,相位累加器的位数 N=32,则

① 试求 DDS 的频率分辨率;

题意分析:由题图显见,DDS的输出  $f_{Dr}$  是 PLL 的参考频率,而 PLL 是一个倍频锁相环,且兼有信号过滤、放大、波形转换等功能。根据倍频锁相环的工作原理,当 PLL 锁定财有 变换形式则有  $f_{Dr} = f_o/N_p$ 

具有非常高的频率分辨率是 DDS 合成法最主要的优点之一,从对 DDS 的分析知,当时钟频率 fc 确定后, DDS 输出的频率分辨力由相位累加器的位数确定,题中选择了 32 位相位累加器。新庆 DDS 的频率分辨力为  $f_{Dr} = Kf_c/2^{32}$  。根据 DDS 的原理

$$K = f_{Dr}$$
 以得到计算  $K$  的公式为

解: ① 己知  $f_c = 50MHz$  , N = 32 ,  $2^N = 4.29$ 

×109 将其代入 DDS 频率分辨力的公式,可得分辨率为

$$\Delta f = \frac{f_c}{2^N} = 0.012 Hz$$

② 根据锁相环的原理, PLL 锁定时有

$$f_{Dr} = f_o / N_p = 10 \sim 13MHz$$

③ 因为 $_{Dr} = Kf_c / 2^{32}$   $K = f_{Dr} \, \mathbb{N} \, 2^{32} / f_c$ ,所以代入数据可得

$$K_{\min} = \frac{10 \, \text{T} 2^{32}}{f_c} = \frac{10}{50} \, \text{W} \, 2^{32} = 0.2 \, \text{WWFB} \, 9 \, 10^9 \, 86 \, 10^7$$

$$K_{\text{max}} = \frac{13}{50}$$
 white  $M=10^9$   $112$   $10^7$ 

所以,K 的取值范围为 86×10 $^7$  ~ 112×10 $^7$ 

应用该方案要注意两个问题。其一是当倍 频值 N 变化时,输出分辨率也随之变化,若要保持输 出的频率步进保持不变,就必须在改变 N 的同时相 应调整 DDS 的输出步进量,实际应用中可能有些麻烦。 二是在倍频过程中, DDS输出的相位噪声、寄生调频 和调相都将倍增,使最终输出的噪声和杂散性能变坏 ,在设计频谱纯度要求很高的频率合成器时,这一点 要特别注意,需经过严格的计算。