

Escola Politécnica da USP
Departamento de Engenharia de Computação e
Sistemas Digitais
PCS3335 – Laboratório Digital A

Experiência 9

Piano Digital – Integração UC e Fluxo de Dados

Autores:

Crislara Santos Santana 13730110

Hua Hua Cao 12468276

20 de maio de 2026

Sumário

1	Descrição	2
2	Arquitetura	2
2.1	Estados da UC	2
2.2	Pseudocódigo	2
3	Plano de Testes	3
3.1	Bancada	3
3.2	Simulação (ModelSim, clock 10 ns)	3
3.3	Hardware	3
4	Designação de Pinos	4

1 Descrição

Nesta experiência conectamos a Unidade de Controle (`piano_uc`) ao Fluxo de Dados (`piano_fd`), completando a arquitetura do Piano Digital. O resultado é um sistema que toca as 8 notas de Dó a Dó' com saída de áudio e LED colorido indicando qual nota está sendo tocada. Os blocos `tone_gen`, `key_decoder` e `hex7seg` são reaproveitados da Experiência 8. Na demonstração desta semana, o mínimo esperado são 4 notas funcionando.

2 Arquitetura

O `piano_top` instancia dois blocos principais ligados pelo sinal `liga`:

- `piano_uc`: FSM que fica em `idle` enquanto nenhum botão é pressionado e passa para `tocando` assim que detecta qualquer entrada ativa, ativando `liga`.
- `piano_fd`: recebe `liga` e `botoes`, determina qual nota tocar via `key_decoder` e gera o áudio com o `tone_gen`. O display HEX0 mostra o índice da nota (0–7) ou apaga quando `liga='0'`.

2.1 Estados da UC

Tabela 1: Estados da Unidade de Controle (Moore).

Cód.	Estado	Saída	Transição
0	idle	<code>liga='0'</code>	algum botão pressionado → <code>tocando</code>
1	tocando	<code>liga='1'</code>	todos os botões soltos → <code>idle</code>

Reset assíncrono volta para `idle` de qualquer estado.

2.2 Pseudocódigo

UC:

```
idle (liga=0): se algum botao pressionado -> tocando
tocando(liga=1): se todos os botoes soltos -> idle
```

`piano\_fd`:

```
key_decoder(botoes) -> divisor, nota, cores do LED
tone_gen(liga, divisor) -> audio
hex0 = apagado      se liga=0
      = indice nota se liga=1
```

3 Plano de Testes

3.1 Bancada

Clock interno 50 MHz; reset no KEY[0]; notas nas chaves SW[0..7]; buzzer passivo no GPIO; LED RGB no GPIO; Analog Discovery para medir a frequência do áudio.

3.2 Simulação (ModelSim, clock 10 ns)

Tabela 2: Casos de teste – Experiência 9.

CT	Estímulo	Resultado esperado		Verificação
0	Reset (≥ 4 ciclos).	audio=0, apagados, apagado.	LEDs HEX0	ASSERT em todas as saídas.
1	SW[0] (Dó C4).	LED HEX0="0"; oscila.	vermelho; áudio	ASSERT LED e HEX0; WAIT UNTIL audio='1' e '0'.
2	Soltar todos os botões.	Silêncio; HEX0 apagados.	LEDs e	ASSERT após 3 ciclos.
3	SW[1] (Ré D4).	LED HEX0="1"; oscila.	amarelo; áudio	ASSERT LED e HEX0; WAIT UNTIL audio='1'.
4	SW[2] (Mi E4).	LED HEX0="2"; oscila.	verde; áudio	ASSERT LED e HEX0; WAIT UNTIL audio='1'.
5	SW[3] (Fá F4).	LED HEX0="3"; oscila.	ciano; áudio	ASSERT LED e HEX0; WAIT UNTIL audio='1'.
6	SW[0] e SW[5] juntos.	LED vermelho (Dó ganha); HEX0="0".		ASSERT led_r=1, led_g/b=0, HEX0="0".
7	Reset com SW[0] ativo.	Silêncio; LEDs apagados.		ASSERT audio=0 após reset.

3.3 Hardware

1. Pressionar SW[5] (Lá 440 Hz) e conferir no Analog Discovery período de $\approx 2,27\text{ms}$ com duty cycle 50%.
2. Testar SW[0..3] um por vez: verificar cores do LED e sons diferentes.
3. Pressionar SW[0]+SW[5] ao mesmo tempo: confirmar que só o Dó toca.
4. Pressionar KEY[0] durante reprodução: confirmar silêncio imediato.

4 Designação de Pinos

Tabela 3: Pinos utilizados na DE0-CV.

Sinal	Pino	Recurso	Função
clock	R8	CLOCK_50	Clock 50 MHz
reset_n	M9	KEY[0]	Reset (ativo baixo)
botoes[0..7]	Y21-AA14	SW[0..7]	Notas Dó–Dó'
audio	GPIO_0_D0	GPIO	Buzzer
led_r	GPIO_0_D2	GPIO	LED RGB – R
led_g	GPIO_0_D4	GPIO	LED RGB – G
led_b	GPIO_0_D6	GPIO	LED RGB – B
hex0[6:0]	U7-R7	HEX0	Índice da nota (0–7)

Os displays da DE0-CV são ânodo comum, então `hex7seg` já gera os códigos certos. Quando nenhuma nota está ativa, `hex0="1111111"` apaga o display.