Kolloquium – Aufgabe 9

Hinweise zur Implementierung

- Testbench ist nicht nötig, auch wenn dies in der Aufgabenstellung steht.
- Farbwerte dürfen nur an den Ausgang weitergegeben werden, wenn in_active_region anliegt. Sonst müssen 0en anliegen!
- Änderungen am Modul von Aufgabe 9 kann man später auch in ISE vornehmen.
- Wichtig ist, bei der Erstellung des ISE-Projekts auf die Konfiguration zu achten. (Spartan6, ...)

Fehlersymptome:

Standbild mit Flackern am oberen und unterem Rand (blau).

• Grund: Die Farbausgabe ist Fehlerhaft. in_active_region ist nicht berücksichtigt und/oder es werden keine 0en herausgegeben wenn nicht in active region.

9a/b) Graphic Output/ Synthesis of graphic_output

Erläutert euren Code und zeigt das richtige Ergebnis als Ausgabe des FPGAs auf dem Bildschirm.

Was ist die Aufgabe des packages hier?

Relevanter Code (9a.2 - graphic_output_package):

```
package graphic_output_package is
 component sync pulse generator
  generic (G H PIXEL NUMBER: integer := 800;
       G H RESOLUTION : integer := 640;
       G H FRONT PORCH: integer := 8;
       G_H_BACK_PORCH : integer := 48;
       G_H_SYNC_LENGTH: integer := 96;
       G_H_SYNC_ACTIVE : std_logic := '0';
       G V PIXEL NUMBER: integer := 525;
       G_V_RESOLUTION: integer := 480;
       G_V_FRONT_PORCH : integer := 2;
       G_V_BACK_PORCH : integer := 33;
       G V SYNC LENGTH : integer := 2;
       G_V_SYNC_ACTIVE : std_logic := '0');
  port (clk : in std logic := '0';
     reset : in std_logic := '0';
                    : out std_logic := G_H_SYNC_ACTIVE;
     o_h_sync
                    : out std_logic := G_V_SYNC_ACTIVE;
     o_v_sync
     o_in_active_region : out std_logic := '0');
 end component;
 component graphic buffer is
  port (clk : in std_logic := '0';
     reset : in std_logic := '0';
                                           := '0':
     i select
                : in std logic
     i_shift_enable : in std_logic
                                              := '0';
     i_load
                : in std_logic
                                           := '0';
     i_rgb_data : in std_logic_vector (32*8-1 downto 0) := (others => '0');
     o_data_req : out std_logic
                                          := '1':
              : out std_logic_vector (7 downto 0) := (others => '0'));
     o_rgb
 end component;
component graphic_buffer_controller
 generic (G H RESOLUTION: integer := 640;
      G V RESOLUTION: integer := 480);
 port (clk : in std_logic := '0';
     reset : in std_logic := '0';
     i_data_req_reg_0 : in std_logic := '0';
     i_data_req_reg_1 : in std_logic := '0';
     i read done: in std logic:='0';
     i_new_frame_ready : in std_logic := '0';
```

```
o_reg_select : out std_logic := '0';
o_load_reg : out std_logic := '0';
o_read_req : out std_logic := '0';
o_read_address : out std_logic_vector (22 downto 0) := (others => '0');
o_page_switched : out std_logic := '0');
end component;
end graphic_output_package;
```