# KAPITOLA 1

# Pamäťový model

Memory is the thing you forget with.

Alexander Chase

Pri časovej analýze algoritmov sa zvyčajne používa takzvaný *RAM model* (skratka z ranglického *Random-Access Machine*, stroj s náhodným prístupom k pamäti), v ktorom sa predpokladá možnosť pristupovať k ľubovoľnému úseku pamäte v konštantnom čase. To znamená, že vo výslednej asymptotickej analýze počítame len počet vykonaných operácií.

V skutočnosti však moderné počítače využívajú niekoľko úrovňovú pamäťovú hierarchiu [9]. Tá sa typicky skladá z registrov a troch úrovní *cache* (vyrovnávacej pamäte) priamo na procesore, následne z hlavnej operačnej pamäte a disku. V tomto poradí sú tieto úrovne zoradené od najrýchlejšej a najmenšej (odozva rádovo 1 ns, kapacita 64 KiB) až po najpomalšiu ale najväčšiu (odozva od 100 µs po 10 ms podľa typu¹, kapacita rádovo 1 TiB). Približné hodnoty pre všetky úrovne sú v tabuľke 1.1. Ako vidieť, rozdiel v prístupovej dobe k rôznym dátam môže byť až 10 000 000-násobný. Naskytuje sa teda otázka, či je užitočné a presné hovoriť o konštantnom čase.

ram blok - dobre?

registre? tazko zratat velkost


Dôsledkom tejto hierarchie je závislosť výslednej rýchlosti algoritmu od jeho prístupov k pamäti. Operácie, ktoré využívajú dáta uložené na disku potrvajú dlhšie ako tie, ktoré využívajú iba dáta v registroch. Pri prístupe k dátam na disku sa v skutočnosti tieto dáta postupne presunú z disku do hlavnej pamäte, do *cache* na procesore a napokon do registrov. Toto zabezpečí, že ich opakované použitie, pokiaľ nebudú dovtedy z *cache* odstránené, bude rýchlejšie. Pre všetky susedné dvojice pamäťových úrovní teda slúži tá menšia a rýchlejšia ako vyrovnávacia pamäť pre tú väčšiu a pomalšiu.

<sup>&</sup>lt;sup>1</sup>Klasické pevné disky (HDD) alebo disky bez pohyblivých častí (SSD)

Úroveň	Veľkosť	Odozva	Asociativita	Veľkosť bloku
L1	$64\mathrm{KiB^1}$	$4 {\rm clk}^2 \approx 1  {\rm ns}$	8	64 B
L2	$256\mathrm{KiB^1}$	$11 \text{clk}^2 \approx 4  \text{ns}$	8	$64\mathrm{B}$
L3	$220\mathrm{MiB}$	$36 \text{clk}^2 \approx 12  \text{ns}$		64 B
RAM	$\approx 8  \text{GiB}$	$\approx 100  \mathrm{ns}$		16 B
$\operatorname{Disk}$	$\approx 1  \mathrm{TiB}$	$\approx 0.1  10  \text{m}$	S	$4\mathrm{KiB} - 2\mathrm{MiB}$

Tabuľka 1.1: Približné parametre rôznych úrovní pamäte. Hodnoty troch úrovní *cache* na procesore (L1, L2 a L3) uvádzame pre mikroarchitektúru Intel Haswell. [11, 12]

<sup>&</sup>lt;sup>2</sup> Počet cyklov procesora, uvedené časové aproximácie pri 3 GHz.



Obrázok 1.1: External-memory model

# 1.1 External-memory model

Jedným zo spôsobov, ako zohľadniť tieto skutočnosti pri analýze algoritmov, je takzvaný external-memory model (model externej pamäte), nazývaný tiež I/O model alebo cache-aware model [1]. Ten popisuje pamäť skladajúcu sa z dvoch častí (obrázok 1.1), ktoré voláme cache a disk.

Všetky výpočty prebiehajú nad dátami v *cache*, ktorá má obmedzenú veľkosť. Ostatné dáta sú uložené na disku neobmedzenej veľkosti, no nemôžeme s nimi priamo manipulovať a je ich potrebné najskôr preniesť do *cache*. V samotnej analýze algoritmov potom počítame počet týchto prenosov z disku do *cache* a naopak.

Prístup k dátam, ktoré sa práve nachádzajú v cache voláme cache hit (zásah cache). Naopak prístup, ktorý vyžaduje dáta najskôr presunút z disk-u do cache voláme cache miss (minutie cache). Tieto presuny sú realizované v blokoch pamäte veľkosti B. Disk aj cache sa skladajú z takýchto blokov a za jednu operáciu považujeme presun jedného bloku medzi nimi. Cache má obmedzenú veľkosť M a skladá sa teda z  $\frac{M}{B}$  blokov.

<sup>&</sup>lt;sup>1</sup> Hodnota pre jedno jadro procesora.

#### 1.1.1 Cache-aware algoritmy

Pokiaľ poznáme parametre B a M, môžeme skonštruovať algoritmus, ktorý bude túto dvojicu pamätí využívať efektívne. Takýto algoritmus voláme cache-aware (uvedomujúci si cache). Súčasťou tohto algoritmu by bolo spravovanie presunov pamäte – je potrebné riešiť čítanie blokov z disku a ich umiestňovanie do cache, nahrádzanie blokov v cache pri zaplnení a spätný zápis blokov na disk. Toto nemusí byť explicitnou súčasťou algoritmu a môže byť riešené na inej úrovni.

Tento model popisuje len dve úrovne pamäte a teda funguje efektívne len pre danú susednú dvojicu, pre ktorú ho na základe znalosti parametrov optimalizujeme. V moderných systémoch ale máme takýchto dvojíc niekoľko. Keby sme poznali parametre pre všetky tieto dvojice, môžeme tieto algoritmy optimalizovať pre všetky susedné dvojice a ich parametre. Stále však zostáva problémom viazanosť algoritmu na tieto parametre a pri ich zmene prestáva byť optimálny.

#### 1.2 Cache-oblivious model

Druhým spôsobom, ktorý zohľadňuje nekonštantný prístupový čas k údajom v pamäti, je takzvaný  $cache-oblivious\ model$  (na cache nedbajúci), v ktorom uvažujeme rovnakú dvoj-úrovňovú pamäť zloženú z disku a cache [10, 18]. Na rozdiel od cache-aware modelu však algoritmus nepozná parametre B a M. Pokiaľ sa nám napriek tomu podarí navrhnúť algoritmus, ktorý vykonáva (asymptoticky) rovnaký počet pamäťových presunov ako cache-aware algoritmus, bude bežať efektívne pre ľubovolné takéto parametre.

Výhodou oproti *cache-aware* algoritmom je automatická optimalizácia pre dané parametre. V prípade *cache-aware* algoritmov môže byť problémom získať presné hodnoty týchto parametrov a potrebné pri ich zmene upraviť algoritmus. Vývoj algoritmu, ktorý bude fungovať na rozličných architektúrach, môže byť značne problematický.

Ďalšou výhodou je, že takýto *cache-oblivious* algoritmus bude (rovnako) efektívny medzi každou dvojicou susedných úrovní. Vzhľadom na to, že hodnoty parametrov nepozná, bude pre ľubovolnú takú dvojicu pracovať rovnako efektívne ako pre každú inú.

# 1.2.1 Správa pamäte

V momente, keď sa *cache-oblivious* algoritmus pokúsi o vykonanie operácie, ktorá potrebuje dáta mimo *cache*, je potrebné ich najskôr z disku skopírovať. V prípade, že je v cache voľný blok, je možné presunúť dáta bez nutnosti nahradenia. V opačnom prípade je však potrebné uvoľniť miesto tým, že sa vyberie blok z *cache* (ak bol tento blok upravený, najskôr sa jeho obsah zapíše späť na disk), ktorý bude následne prepísaný

požadovaným blokom. Tento proces sa nazýva výmena stránok (page replacement), a algoritmus rozhodujúci, ktorý blok z cache odstrániť, voláme stratégia výmeny stránok (page-replacement strategy). Dve základné stratégie výmeny stránok sú LRU a FIFO.

Stratégia LRU (least recently used – najdlhšie nepoužité) vyberá vždy blok, ktorý bol najdlhšie nepoužitý. Implementácia vyžaduje udržiavať si ku každému bloku počítadlo, ktoré sa pri prístupe nastaví na nulu a pri prístupe k iným blokom zvýši o jedna. Pri potrebe uvoľniť miesto v cache vyberieme blok s najväčšou hodnotou počítadla - ten, ku ktorému najdlhšie nebol prístup.

Stratégia *FIFO* (first in, first out – prvé dnu, prvé von) je ešte jednoduchšia - bloky udržiavame zoradené podľa poradia, v akom sme ich vložili do *cache*. Keď vyberáme blok na odstránenie, vezmeme ten, ktorý bol pridaný najskôr.

Ak by sa táto stratégia správala tak, že vždy odstráni blok, ktorý bude potrebný v ďalšom kroku algoritmu, tak by bolo možné efektívne pracovať len s jedným blokom v cache, napriek tomu, že by sa ich do cache zmestilo viac. Vzhľadom na to, že analýza množstva cache-oblivious algoritmov predpokladá istý minimálny počet blokov, ktorý sa zmestí do cache, bol by tento predpoklad nenaplnený. To by mohlo spôsobiť, že by algoritmus vykonal viac pamäťových presunov ako táto analýza predpovedala.

Dalším problémom je takzvaná asociatívnosť cache – počet pozícií v cache, na ktoré môžeme daný blok uložiť, ktorý je z praktických dôvodov často obmedzený. Inak by bolo potrebné ukladať spolu s každým blokom jeho plnú adresu na disku, čo by redukovalo celkový počet blokov, ktoré sa do cache zmestia. Znížením asociativity je možné ukladať iba časť adresy, pričom zvyšok je implicitne určený pozíciou v cache. V prípade nízkej asociativity však môžu opäť nastať situácie, kedy je algoritmus schopný využiť iba malý počet blokov v cache. V moderných systémoch (tabuľka 1.1) sa asociativita pohybuje okolo 8, čo znamená, že daný blok je v cache možné umiestniť len na 8 z  $\frac{M}{B}$  pozícií.

#### Ideálna cache

Tieto problémy cache-oblivious model obchádza predpokladom ideálnej cache, ktorá je plne asociatívna (každý blok disku je možné uložiť v každom bloku cache) a používa optimálnu stratégiu výmeny stránok, ktorá vždy odstráni blok, ktorý bude potrebný najneskôr. Prvý predpoklad je síce v reálnych systémoch nepraktický, no z teoretické-ho hľadiska je v poriadku. Druhý predpoklad je nerealizovateľný, keďže by stratégia výmeny stránok musela predpovedať budúce kroky algoritmu. Nasledovné lemy však ukazujú, že aj bez týchto predpokladov na reálnom systéme s nízkou asociativitou a jednoduchou stratégiou výmeny stránok sa algoritmus zhorší len o konštantný faktor.

Lema 1.2.1. Algoritmus, ktorý v ideálnej cache veľkosti M s blokmi veľkosti B vykoná T pamäťových operácií, vykoná najviac 2T pamäťových operácií v cache veľkosti 2M s blokmi veľkosti B pri použití stratégie LRU alebo FIFO. [10, Lemma 12]

**Lema 1.2.2.** Plne asociatívna cache veľkosti M sa dá simulovať s použitím  $\mathcal{O}(M)$  pamäte tak, že prístup ku každému bloku v cache zaberie v priemernom prípade  $\mathcal{O}(1)$  času. [10, Lemma 16]

### 1.3 Prehľad výsledkov v cache-oblivious modeli

V tejto práci sa budeme venovať prevažne problému vyhľadávacích stromov, konkrétne B-stromom. V nasledujúcej kapitole uvedieme ich fungovanie a analýzu počtu pamätových presunov v external-memory modeli. V tretej kapitole popíšeme vizualizácie, ktoré sme pre tieto štruktúry vytvorili. Pre širší rozhľad v tejto problematike uvádzame v tabuľke 1.2 na strane 6 zoznam niekoľkých bežných problémov. Ku každému uvádzame ako príklad najlepšie známe cache-aware a cache-oblivious algoritmy a dátové štruktúry, ktoré ten problém riešia, spolu s ich asymptotickou analýzou.

Tabuľka 1.2: Prehľad výsledkov cache-aware a cache-oblivious algoritmov a dátových štruktúr pre rôzne problémy.

Vyhľadávacie stromy	Vyhľadávanie Vkľadanie	Vkľadanie	${\bf Prechod}^2$	
cache-aware B-strom	$\mathcal{O}(\log_B N)$	$\mathcal{O}(\log_B N)$	$\mathcal{O}(rac{K}{B})$	[4, 20]
cache-oblivious B-strom	$\mathcal{O}(\log_B N)$	$\mathcal{O}(\log_B N + \frac{\log^2 N}{B})^1$	$\mathcal{O}(rac{K}{B})$	[5, 6, 7], čast ??
cache-oblivious B-strom	$\mathcal{O}(\log_B N)$	$\mathcal{O}(\log_B N)^1$		[5, 6, 7], čast ??
Usporiadaná postupnosť	Vkľadanie	${\bf Prechod}^2$		
cache-aware spájaný zoznam	$\mathcal{O}(1)^1$	$\mathcal{O}(rac{K}{B})$		[8, 17]
cache-oblivious usporiadané pole	$\mathcal{O}(rac{\log^2 N}{B})^1$	$\mathcal{O}(rac{K}{B})$		[5], čast ??
Triedenie				
cache-aware mergesort	$\mathcal{O}(rac{N}{B}\log_{M/B}rac{N}{B})$			[8, 20]
cache-oblivious funnelsort	$\mathcal{O}(rac{N}{B}\log_{M/B}rac{N}{B})$			[3, 8]
Prioritné fronty	Vkľadanie	Výber minima		
cache-aware buffer tree	$\mathcal{O}(\frac{1}{B}\log_{M/B}\frac{N}{B})^1$	$\mathcal{O}(rac{1}{B}\log_{M/B}rac{N}{B})^{1}  \mathcal{O}(rac{1}{B}\log_{M/B}rac{N}{B})^{1}$		[2]
cache-oblivious prioritná fronta	$\mathcal{O}(\frac{1}{B}\log_{M/B}\frac{N}{B})^1$	$\mathcal{O}(\frac{1}{B}\log_{M/B}\frac{N}{B})^1$ $\mathcal{O}(\frac{1}{B}\log_{M/B}\frac{N}{B})^1$		[3, 8]
` -				

 $<sup>^{1}</sup>$  Amortizované  $^{2}$  Prechod K po sebe idúcich prvkov