


Übung 11: Logiksynthese und Optimierung

Einführung in die Rechnerarchitektur

Niklas Ladurner

School of Computation, Information and Technology
Technische Universität München

13. Januar 2024



TUM Uhrenturm



Durchzählen!

Keine Garantie für die Richtigkeit der Tutorfolien: Bei Unklarheiten/Unstimmigkeiten haben VL/ZÜ-Folien Recht!

- boolsche Funktion \rightarrow Schaltung
- naive Synthese nicht skalierbar
- verschiedene Verfahren zur Optimierung und Reduktion von Funktionen auf ihr Minimalpolynom


Karnaugh-Veitch-Diagramme

- rechteckiges Schema, in dem alle Literalkombinationen (positiv und negativ) vorkommen
- '1' (bzw. '0') können in 2^n -Blöcken zusammengefasst werden, um boolesche Funktion zu vereinfachen
- nebeneinander liegende Zeilen/Spalten dürfen sich immer nur in 1 Bit unterscheiden (Gray-Code)!



Binary Decision Diagrams (BDDs)

- Gerichteter azyklischer Graph (DAG), Variablen als Knoten, 2 asugehende Kanten (0/1): Darstellung einer boolschen Funktion
- Aufbau bspw. mittels Shannon-Zerlegung: $f(x_0, x_1) \rightarrow f_{x_0=0}(x_1), f_{x_0=1}(x_1)$
- ROBDDs sind kanonisch (eindeutig)!
- I-Reduktion (1): Zusammenführung isomorpher Knoten
- S-Reduktion (2): „Überflüssige“ Knoten entfernen (beide Kinder zeigen auf selben Nachfolger)



- $\text{ITE}(A, B, C)$: If A then B else C, äquivalent zu $AB + \neg AC$
- Kann sukzessive auf BDDs angewendet werden, um bspw. $B_1 + B_2$ zu berechnen

Fragen?

- H11 - Binaere Entscheidungsdiagramme bis 21.01.2024 23:59 Uhr
- ITE-Ausdrücke für bestimmte Operationen auf BDDs, Abgabe im Textformat

- Zulip: „ERA Tutorium - Mi-1600-MI4“ bzw. „ERA Tutorium - Fr-1100-MW2“
- Wikipedia zu Caches
- Elektronik-Kompendium zu Caches
- Elektronik-Kompendium zu SRAM/DRAM

Übung 11: Logiksynthese und Optimierung

Einführung in die Rechnerarchitektur

Niklas Ladurner

School of Computation, Information and Technology
Technische Universität München

13. Januar 2024

