


1. a)



Oben eingezeichnet sind die kritischen (längsten) Pfade für jede Pipelinestufe. Zum Bestimmen der Pfadlänge addieren wir die respektiven Zeiten aus der gegebenen Tabelle.

Fetch: $t_{\text{RegRead}} + t_{\text{MemRead}} + t_{\text{RegSetup}} = 230\text{ps}$

Decode: $t_{\text{RegRead}} + t_{\text{RFRead}} + t_{\text{RegSetup}} = 180\text{ps}$

Execute: $t_{\text{RegRead}} + t_{\text{mem}} + t_{\text{ALU}} + t_{\text{ALU-OR}} + t_{\text{mem}} + t_{\text{RegSetup}} = 230\text{ps}$

Memory: $t_{\text{RegRead}} + t_{\text{MemRead}} + t_{\text{RegSetup}} = 230\text{ps}$

Writeback: $t_{\text{RegRead}} + t_{\text{mem}} + t_{\text{RFSetup}} = 180\text{ps}$

t_{RegRead} und t_{RegSetup} stehen jeweils für das Lesen bzw. Schreiben in die Registerbank, welche die Signale zwischen den Pipelinestufen weiterleiten. Daher sind sie auch Bestandteil einer jeden Stufe bis auf Writeback, weil dort nach dem Schreiben in die Registerbank der Pfad zu Ende ist.

b) Wir wählen den Takt unseres pipelined Prozessor so, dass die längsten Pfade noch hineinpassen.
Also $t_{\text{pip}} = \max[t_{\text{Decode}}, t_{\text{Execute}}, \dots] = 230\text{ps}$


Theoretisch kann ein Speedup von #Pipelinestufen, also 5 erreicht werden, weil wir 5 Instuktionen parallel verarbeiten können.

$$\text{Speedup} = \frac{t_{\text{sc}}}{t_{\text{pip}}} = \frac{750\text{ps}}{230\text{ps}} = 2,53$$

Wir erreichen nur ein kleineren Speedup, weil die Stufen nicht gleich lange sind und somit einige „schnelle“ Stufen (bspw. Writeback) auf „langsame“ Stufen (bspw. Memory) warten müssen. Ein Prozessor mit 100 Stufen hätte also theoretisch einen Speedup von 100, dieser würde in der Praxis aber nicht erreicht werden, da das Aufteilen in 100 gleich lange Stufen schwer umsetzbar ist und zusätzlichen Overhead (t_{RegRead} und t_{RegSetup}) bedeuten würde.

c) Unser Clock-Signal schaut wie folgt aus:

Wenn die Registerbank bei fallender Flanke geschrieben und bei steigender Flanke gelesen wird, so beeinflusst das die Phasen Writeback und Decode. Beide müssen dann nämlich schon in einem halben Taktzyklus fertig sein. Wir müssen also unsere Taktlänge anpassen, da z. $(t_{\text{PRead}} + t_{\text{PWrite}}) = 300 \text{ ps} \geq 280 \text{ ps}$. Also $t_{\text{pip}} = 300 \text{ ps}$.



* t_{PRead} ist von der Modifikation unbeeinträchtigt und kann schon in der ersten Takthälfte erledigt werden

2. siehe ML

3. a) Abhängigkeiten:

- s1, s2 bzgl. t1
- s2, s3 bzgl. t0
- s2, s4 bzgl. t0 (hinfällig weil vorherige Abhängigkeit behandelt wird)
- s2, s5 bzgl. t0 (später hinfällig wegen NOP)
- s3, s4 bzgl. t3
- s3, s5 bzgl. t3 (hinfällig)
- s3, s6 bzgl. t3 (hinfällig)
- s5, s6 bzgl. t3

Takt	F	D	E	M	WB
1	s1	-	-	-	-
2	s2	s1	-	-	-
3	s3	s2	s1	-	-
4	NOP	s3	s2	s1	-
5	s4	NOP	s3	s2	s1
6	s5	s4	NOP	s3	s2
7	s6	s5	s4	NOP	s3
8		s6	s5	s4	NOP
9			s6	s5	s4
10				s6	s5

Forward t1 Memory → Execute

Forward t0 Memory → Execute

Forward t3 Writeback → Execute

(Ergebnis von s6 erst nach Memory verfügbar)

Forward t2 Memory → Execute

b) Aus der Tabelle ist ersichtlich, dass 7 Taktzyklen benötigt werden, bis alle Instruktionen geladen wurden (z. alle Instruktionen waren/sind in Fetch)

c) siehe ML