Loop:

ins2

jal zero, loop

ins 3

die dekodierte Instruktion Courtet also jal, zero, -12

Himmeis: Der Immediate "-12' wurde wahrscheinlich vom Assembler

and einem Label genericst: -12 = "Springe 3 Instruktionen Zurück"

3. Unser Single-Cycle-Prosessor kown bereits einen beg. Wir wollen diesen num so erweitern, dass bne auch funktioniert.

PCSrc = 1 bodentet, dass wir eine Offset zum PC dazenaddieren (A.h. wir springen). Unser main decoder setzt dieses Signal also auf '1', falls ein jump (unbedingt) oder ein bronch bei erfüllter Bodingung Oberchzefürt wird.


Schauen wir in ensue Tabelle zo sehen wir, class bne und beg sich ner durch das Ote Bit in funct3 unterscheiden. Wir skellen also eine Lährheitstabelle auf wund das Signal, das mit bronch verendet wird. '1' sein soll (="Bedingung exfillt").

Dus Zeero-Signal ober ALV gibt was dabei aun ob rs1 = rs2. Es eint eine Subtraktion durchzeführt, d.h. Zeero: 1 = 10 ALV - Erzebnis war 0 = 731 - rs2 = 0 => 751 = rs2

funct 30	Zero	Bedingeng exfillt?	
0	O	0	beg aber Register sind night glich - kein Sprang
0	1	1	bey aber Register sind nicht gluich -> kein Sprung bne and Register ungkich -> Sprung!
1	0	1	bey and Register gleich -> Sprang!
1	^	0	bre, aber Bygister sind gleich -> Kein Spring
			1 9 3 9

Aug der Wahrheitstabelle ist ersichtlich, dass unsere Funktion einem zor entspricht. Die Schallug und also foßendermaßen erweitert:

mágliste Klantmonfgabe!



4.	Klaus	ira-fabe!	ist dur Beledlein bronch?	ALU-Erzebnis, ow Speicher oder PC+4?	etuns in den Speicher schniben?	ALU machen?	Register Oder Immediak?	ous Tabelle ablesen	ctuas in ein Regishr schreiben 1
	Befehl	Befehlstype	Bronch	ResultSrc	Mem Wrik	AWControl	ALUSTO	lmin Sec	Regletike
	OR	R ('	0	00	0	OL	0	_	7
	BNE	В	Λ	_	O	SUB	O	10	0
	KORI	I	0	00	O	XOR	1	00	1
	SW	5	0	_	^	ADD	٨	OA	0

Zeur Hausaufgabe: Der Großtil ist schon implementiert, die Lösung bedarf weniger Getter und einiger neuer Verbindungen.

- · bge: beg ist ochon implementiant, die Erweiterung ist analog ten Acufgabe 3. Augenannen, eur können zur ALV ein weites Ausgangreigent (neben tero) hinzunfügen: Wie kom überprüft werden, ob eine Zah (2 einer andern ist? (Tipp: größer gleich = nicht kleiner, Zweierkomplement)

 Bessew aber (complement Alternative: 6LT ("set on (ess than") ist beweits implementiert
- · Olli: Ol ist cine new Operating ol.h. cin news ALVControl-Signal und die dunentsprechende Left-Shift-Implementierung in der ALV muse hinzurgefügt worden. (Tipp: Schon der die beweits implementierlen arithmetischen/(ogischen Befehle an). Logisin verfügt über eine Shifting-Kemponent: Arithmetic - Shifter