


Übung 02: RISC-V Assembly

Einführung in die Rechnerarchitektur

Niklas Ladurner

School of Computation, Information and Technology Technische Universität München

6. April 2024





Keine Garantie für die Richtigkeit der Tutorfolien: Bei Unklarheiten/Unstimmigkeiten haben VL/ZÜ-Folien Recht!

Abstraktionsebenen



- Code in höheren Sprachen (C, Java, ...) ist lediglich eine Abstraktion
- Kompilierung in Assemblersprache, 1:1 Übersetzung in Binärcode
- ISA: "Bedienungsanleitung" einer CPU
- RISC vs. CISC

Abstraktionsebenen



Nij (1922 Lander not the purpose of the purpose of

RISC-V



- eine von vielen Assemblersprachen
- Offener Ansatz, für Lehre daher interessant
- 32 Register, einige davon mit spezieller Funktion
- meisten Gurndbefehle auf 32 Bit begrenzt → Konstanten müssen zusammengebastelt werden



Fragen?



Quiz

Artemis-Hausaufgaben



- H02-Festkommarechnung bis 05.11.2023 23:59 Uhr
- Vorüberlegungen zu Festkommarechnung

Links



- Zulip: "ERA Tutorium Mi-1600-MI4" bzw. "ERA Tutorium Fr-1100-MW2"
- ERA-Moodle-Kurs
- ERA-Artemis-Kurs
- Einführung Fixpunktarithmetik, Alternative
- RISC-V-Spezifikation



Übung 02: RISC-V Assembly

Einführung in die Rechnerarchitektur

Niklas Ladurner

School of Computation, Information and Technology Technische Universität München

6. April 2024

