ERA-Übengsblatt 06

- 1. Lösungen zu den Wellenformen siehe ML
 - a) RS-Flipflop aus NOR-Gattern, d.h. dur "verbotene Eustend" (S=1 and R=1) führt zu Q=Q=0



- b) Des D-Latch übernimmt den Bestand von D, falls E ouf '1' ist, andernfills wird der Gtek
 Zustand gespeidert. Ein werbetenen Zustand kann hier also gar nicht auftreten, weil D
 nicht glockenitig '1' and '0' sein kann.
- c) Taktflow-Lagestewert: Data verden genom zam Zeitpunkt der Flanke übernommen.

steigende Flanke/rising edge: ______ fullande Flanke/fulling edge:

2. Schalting siehe Webseik.

Das untersk Bit beim extenden kann omf 'O' gesetet needen neil conser Befehlsregister Z-Byte-aligned ist Conformal van 16 bit compressed instructions)

3.	CLK-Zyklus	೦, ೦, ೦	, Q	Q, & Q	Deziralzahl	
	o o	010		0	4	
	1	001		1	2	
	2	100	1	,	3	
	2	ΛΛΟ	0	0	72	
	Ç	011	0	1	6	
	5	10/	(/	0	AA	
	6 6	010	<i>\</i>	1	5	
	7	101	0	1	10	
	8	1 10	1		<i>J</i> 3	
	8	111		1	14	
	W	ΛΛΛ	1	0	15	
	M	0 11		0	7	
	12	001	1	0	す 3 人	
	13	000		1	1	
	14	V O C	0	O	8	
	15	010	0		4	