


1. Weitere siehe ML und Mitschrift WS 23/24

srl: s3, s1, 14


Aus der Tabelle kann abgelesen werden, dass srl ein I-Typ ist. Das Layout der einzelnen Felder kann darüber bestimmt werden.



Für alle shifts mit immediates werden nur 5 Bit für den Immediate benötigt, da nur Shifts von 0 bis 31 möglich sind. In den verbleibenden  $12 - 5 = 7$  Bit des Immediate-Felds wird daher funct7 enkodiert.

Disassembly: Das 'op'-Feld liegt für alle Befehlstypen an den letzten 7 Bit. Durch den Opcode kann eindeutig der Instruktionstyp festgestellt werden und damit das Layout der anderen Felder.

0x01200513:



Die disassemblierte Instruktion lautet also: `addi a0, zero, 18`

2. Kontrollsignal Belegung fehlerhafte Befehle

ALUControl	ADD	<ul style="list-style-type: none"> <li>• alle R-Typ-Befehle (and, or, sub, ...) außer add, da die ALU natürlich für die Berechnung entsprechend beschaltet werden muss.</li> <li>• alle arithmetisch-logischen I-Typ-Befehle außer addi aus dem selben Grund. Ladebefehle wie lw funktionieren aber, da die ALU nur für Basisadresse aus Register + Offset benötigt wird.</li> <li>• beq, da dafür die ALU eine Subtraktion durchführen muss.</li> </ul>
PCSrc	0	<ul style="list-style-type: none"> <li>• nur bei Befehlen, die entl. springen (d.h. den nächsten PC auf einen anderen Wert als PC+4 setzen) relevant: beq und jal daher fehlerhaft</li> </ul>
ResultSrc	01	<ul style="list-style-type: none"> <li>• R-Typ und I-Typ, da diese Register beschreiben und daher das ALUResult zurückliefern müssen (außer Ladebefehle).</li> <li>• Jal weil die Rückspringadresse in ra geschrieben werden muss</li> <li>• andere Befehle sind funktionsfähig, da Register = 0 ein Beschreiben der Registerbank verhindert.</li> </ul>

3,4. siehe ML und Mitschrift WS 23/24