



Lec 5 触发器

一. SR 锁存器

① 或非门





特性(功能)表

S_0	R_0	Q	Q^*
0	0	0	0
0	0	1	1
1	0	0	1
1	0	1	1
0	1	0	0
0	1	1	0
1	1	0	0
1	1	1	0

S_0, R_0 的 1 状态同时消失后状态不定
 虽然 Q^* 有确定值, 但此时 Q 和 Q' 相等为 0
 一旦撤销输入, 两门就会开始抢跑看谁先变成 1
 物理延迟会导致随机结果

② 与非门



S'_0	R'_0	Q	Q^*
1	1	0	0
1	1	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
0	0	0	1
0	0	1	1

S_0, R_0 的 0 状态同时消失后状态不定

动作特点:

- ① 输入信号直接加在输入门上, 在输入信号的全部作用时间内, 都能直接改变输出状态 称为直接置位、复位锁存器
- ② 需满足 $SR=0$ 的约束条件, 存在禁态 (当 S, R 同时由 1 变为 0)

波形图

【例 5.2.1】在图 5.2.3(a) 所示的 SR 锁存器电路中, 已知 S'_0 和 R'_0 的电压波形如图 5.2.3(b) 中所示, 试画出 Q 和 Q' 端对应的电压波形。

每段都要看






图 5.2.3 例 5.2.1 的电路和电压波形
 (a) 电路结构 (b) 电压波形图


二. 电平触发的触发器

① 电平触发 SR 触发器





CLK	S	R	Q	Q^*
0	X	X	0	0
0	X	X	1	1
1	0	0	0	0
1	0	0	1	1
1	1	0	0	1
1	1	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	1	1	1

加异步端



/ 透明的 D 型锁存器


② 电平触发 D 触发器 (把 SR 改成单端输入)



CLK	D	Q	Q^*
0	X	0	0
0	X	1	1
1	0	0	0
1	0	1	0
1	1	1	1
1	1	0	1

两个输入端 必反相
 虽然去除了禁态, 但仍保持功能

波形图



Q 与 CLK=1 时的输入 D 同步

波形图

【例 5.3.1】已知电平触发 SR 触发器的输入信号波形如图 5.3.3 所示, 试画出 Q, Q' 端的电压波形。设触发器的初始状态为 $Q=0$ 。

只看 CLK=1 时的输入





图 5.3.3 例 5.3.1 的电压波形图

动作特点:

- ① 只有 CLK=1 时才接受输入信号
- ② CLK 回到 0 以后, 触发器保存的是 CLK 回到 0 前瞬间的状态
- ③ 若在 CLK=1 期间 S, R 状态多次变化, 触发器输出状态也会多次翻转, 抗干扰能力↓
- ④ 需满足 $SR=0$ 的约束条件, 存在禁态 (当 S, R 同时由 1 变为 0 / $S=R=1$ 时 CLK 回到 0)

用 CMOS 传输门组成



CLK=1 时 TG_1 导通 TG_2 截止 $Q=D$
 CLK=0 时 TG_2 导通 TG_1 截止 由于 G_1 输入电容的存储效应 保持了 TG_1 截止前的瞬态
 G_1, G_2 和 TG_2 形成状态自锁回路

三. 边沿触发的触发器




图 5.3.7 用两个电平触发 D 触发器组成的边沿触发 D 触发器

动作特点:
触发器次态仅取决于时钟上升沿(正边沿)到达时的逻辑状态
因为 D 触发器没有保持功能

特性表
加异步端
波形图

表 5.3.3 图 5.3.7 边沿触发器的特性表

CLK	D	Q	Q'
×	×	×	Q
↑	0	0	0
↑	0	1	0
↑	1	0	1
↑	1	1	1

为了实现异步置位、复位功能,需要引入 S_0 和 R_0 信号。因为 S_0 和 R_0 是以高电平作为置 1 和置 0 输入信号的,所以必须把图 5.3.7(b)中的 4 个反相器改成或非门,形成图 5.3.8 所示的电路。 S_0 和 R_0 端的内部连线在图中以虚线示出。





图 5.3.8 带有异步置位、复位端的 CMOS 边沿触发 D 触发器

【例 5.3.3】在图 5.3.7 所示的边沿触发器电路中,若 D 端和 CLK 的电压波形如图 5.3.9 所示,试画出 Q 端的电压波形。假定触发器的初始状态为 $Q=0$ 。

解: 由边沿触发器的动作特点可知,触发器的次态仅仅取决于 CLK 上升沿到达时刻 D 端的状态,即 $D=1$ 则 $Q^*=1$, $D=0$ 则 $Q^*=0$,于是便得到了图 5.3.9 中的 Q 端电压波形图。只需用 CLK 上升沿



二、边沿触发方式的动作特点

通过对上述边沿触发器工作过程的分析可以看出

四. 脉冲触发的触发器

① 主从 SR 触发器




图 5.3.10 脉冲触发的 SR 触发器

特性表

在 CLK 高电平期间输入 S、R 不变的情况下,可以列出脉冲触发 SR 触发器的特性表,如表 5.3.4。表中用 CLK 一行中的“1”符号表示脉冲触发方式,而且 CLK 以高电平为有效电平(即 CLK 高电平时接受输入信号),输出端状态的变化则发生在 CLK 下降沿。这种情况也称为“脉冲触发”。

表 5.3.4 脉冲触发 SR 触发器的特性表

CLK	S	R	Q	Q'
×	×	×	×	Q
1	0	0	0	0
1	0	0	1	1
1	1	0	0	1
1	1	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	1	0	1 [*]
1	1	1	1	1 [*]

① CLK 对高电平期间输出状态不定。

【例 5.3.4】在图 5.3.10(a)的正脉冲触发 SR 触发器中,若 CLK、S 和 R 的电压波形如图 5.3.11 中所给出,试求 Q 和 Q' 端的电压波形。设触发器的初始状态为 $Q=0$ 。

解: 首先根据 CLK=1 期间 S、R 的状态可得到 Q_1 、 Q_1' 的电压波形。然后,根据 CLK 下降沿到达时 Q_1 、 Q_1' 的状态即可画出 Q、Q' 的电压波形了。由图可见,在第六个 CLK 高电平期间, Q_1 和 Q_1' 的状态虽然改变了两次,但输出端的状态并不改变。




图 5.3.11 例 5.3.4 的电压波形

② JK 触发器

在 SR 主从触发器基础上解除约束: 规定输入为 $S=R=1$ 时, $Q^*=Q'$




图 5.3.12 正脉冲触发的 JK 触发器

特性表

表 5.3.5 脉冲触发 JK 触发器的特性表

CLK	J	K	Q	Q'
×	×	×	×	Q
1	0	0	0	0
1	0	0	1	1
1	1	0	0	1
1	1	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	1	0	1
1	1	1	1	0

解除约束




图 5.3.13 具有多输入端的主从 JK 触发器

波形图

【例 5.3.5】在图 5.3.12 给出的脉冲触发 JK 触发器电路中,若 CLK、J、K 的波形如图 5.3.14 所示,试画出 Q、Q' 端对应的电压波形。假定触发器的初始状态为 $Q=0$ 。

解: 由于每一时刻 J、K 的状态均已由波形图给定,而且 CLK=1 期间 J、K 的状态不变,所以只要根据 CLK 下降沿到达时 JK 的状态去查主从 JK 触发器的特性表,就可以逐段画出 Q 和 Q' 的电压波形了。可以看出,触发器输出端状态的变化均发生在 CLK 信号的下降沿,而且即使 CLK=1 时 $J=K=1$, CLK 下降沿到来时触发器的次态也是确定的。

二、脉冲触发方式的动作特点

通过上面的分析可以看到,脉冲触发方式具有两个值得注意的动作特点:

(1) 触发器的翻转分两步动作。第一步,当 CLK 以高电平为有效信号时,在 CLK=1 期间主触发器接收输入端(S、R 或 J、K)的信号,被置成相应的

【例 5.3.6】在图 5.3.12 所示的脉冲触发 JK 触发器中,已知 CLK、J、K 的电压波形如图 5.3.15 所示,试画出与之对应的输出端电压波形。设触发器的初始状态为 $Q=0$ 。

解: 由图 5.3.15 可见,第一个 CLK 高电平期间始终为 $J=1, K=0$, CLK 下降沿到达后触发器置 1。
第二个 CLK 的高电平期间 K 端状态发生变化,因而不能简单地以 CLK 下降沿到达时 J、K 的状态来决定触发器的状态。因为在 CLK 高电平期间出现过短时间的 $J=0, K=1$ 状态,此时主触发器便被置 0,所以虽然 CLK 下降沿到达时输入状态回到了 $J=K=0$,但从触发器仍被主触发器的状态被置 0,即 $Q^*=0$ 。
第三个 CLK 下降沿到达时 $J=0, K=1$,如果以这时的输入状态决定触发器次态,应保持 $Q^*=0$ 。但由于 CLK 高电平期间曾出现过 $J=K=1$ 状态,CLK 下降沿到达之前主触发器已被置 1,所以 CLK 下降沿到达后从触发器被置 1。




图 5.3.14 例 5.3.5 的电压波形图



图 5.3.15 例 5.3.6 的电压波形图

动作特点:

- ① 触发器翻转分 2 步:
1. CLK=1 期间: 主触发器接收输入,置 0
2. CLK 下降沿到来: 从触发器按照 Q 翻转 SR 锁存器有保持功能
- ② 触发器要根据整个 CLK 高电平期间的输入判断,不能只看上升沿
- ③ 要等到 CLK 有效电平消失后输出才改变,故也叫延迟触发
- ④ 负脉冲触发: (a) 在 CLK 输入端加个反相器 / (b) 加个 0/功能表 1

触发器按逻辑功能分类

一、SR触发器

特征方程 $\begin{cases} Q^* = S + \bar{R}Q \\ SR = 0 \text{ (约束条件)} \end{cases}$

特性表

S	R	Q	Q'
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	不定

将SR触发器双端输入改单端 $\Rightarrow$ D触发器 (输入只能反)
将JK触发器两输入连一起 $\Rightarrow$ T触发器 (输入只能同)

将JK、SR、T三种类型触发器的特性表比较一下不难看出,其中JK触发器的逻辑功能最强,它包含了SR触发器和T触发器的所有逻辑功能。因此,在需要使用SR触发器和T触发器的场合完全可以用JK触发器来取代。例如,在需要SR触发器时,只要将JK触发器的J、K端当作S、R端使用,就可以实现SR触发器的功能;在需要T触发器时,只要将J、K连在一起当作T端使用,就可以实现T触发器的功能,如图5.3.17所示。因此,目前生产的触发器定型产品中只有JK触发器和D触发器这两大类。




图 5.3.17 将JK触发器用作SR、T触发器
(a) 用作SR触发器 (b) 用作T触发器

二、JK触发器

特征方程 $Q^* = J\bar{Q} + KQ$

特性表

J	K	Q	Q'
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

三、T触发器


特征方程 $Q^* = T\bar{Q} + \bar{T}Q$

特性表

T	Q	Q'
0	0	0
0	1	1
1	0	1
1	1	0

触发器 $\begin{cases} \text{逻辑功能: 特性表} \\ \text{触发方式: 动作特点} \end{cases}$ 无关
电路结构决定

当控制端接固定高电平时 $Q^* = Q'$
每次CLK作用后触发器翻转



四、D触发器

特征方程 $Q^* = D$

特性表

D	Q	Q'
0	0	0
0	1	0
1	0	1
1	1	1

例如图5.3.4(a)中的电路和图5.3.7(a)中的电路都是D触发器,但是两者的触发方式不同,前者属于电平触发,后者属于边沿触发,所以在触发过程中它们的动作特点是不一样的。

又例如,同样是边沿触发器,不仅可以作成图5.3.7中的D触发器,也可以作成如图5.3.18中所示的JK触发器。将这个电路与图5.3.8所示的D触发器电路对照一下即可发现,图5.3.18电路只不过是图5.3.8电路上附加了门G₁、G₂和G₃而已,电路的其余部分完全相同。从逻辑图可以写出图5.3.18所示触发器的特性方程




图 5.3.18 用两个电平触发D触发器构成的边沿触发JK触发器(CC4027)

$$Q^* = D = ((J+Q)' + KQ)' = JQ' + KQ$$

故符合JK触发器规定的逻辑功能。

触发器的动态特性

一、建立时间 t_{su}





图 5.3.19 边沿触发D触发器动态特性的分析
(a) 电路图 (b) 电压波形图

地翻转,在C和C'状态改变以前FF₁中Q₁的状态必须稳定地建立起来,使Q₁=D₀。由于加到D端的输入信号需要经过传输门TG₁和反相器G₁和G₂的传输延迟时间才能到达Q₁端,而在CLK的上升沿到达后,只需经过反相器G₃的传输延迟时间C'的状态即开始改变,因此D端的输入信号必须先于CLK的上升沿至少2t_d的时间到达,故t_{su}=2t_d。

假设传输门从控制信号跳变到输出状态改变的延迟时间
反相器的传输延迟时间均为t_d

二、保持时间 t_h

保持时间是指时钟信号CLK动作沿到达后,输入信号仍然需要保持不变的时间。由图5.3.19(a)可见,在C和C'改变状态使TG₁变为截止、TG₂变为导通之前,D端的输入信号应当保持不变。为此,至少在CLK上升沿到达后2t_d的时间内输入信号应当保持不变,即保持时间应为t_h=2t_d。

三、传输延迟时间 t_{pd}

间。从图5.3.19(a)可见,FF₂输出端Q的新状态需要经过C、C'、TG₃和G₃的传输延迟以后才能建立起来,所以输出端Q的传输延迟时间t_{pdQ}=4t_d。而Q'端还要再经过G₄的延迟才能建立起来,因而输出端Q'的传输延迟时间应为t_{pdQ'}=5t_d。

四、最高时钟频率 f_{max}

最高时钟频率是指触发器在连续、重复翻转的情况下,时钟信号可以达到的最高重复频率。从上面的分析得知,在图5.3.19(a)的电路中,为了保证触发器能可靠地翻转,CLK的低电平持续时间t_{sl}必须大于建立时间,所以t_{sl}的最小值应为t_{sl(min)}=2t_d。

而在CLK变成高电平以后,直到Q'新状态建立起来以前,TG₃必须保持导通状态,因而C和C'状态不能改变。考虑到需要经过G₃的传输延迟时间t_d以后C和C'状态才开始改变,所以CLK的高电平持续时间t_{sh}必须大于t_{pdQ'}-t_d,故t_{sh}的最小值应为t_{sh(min)}=4t_d。由此即可得到最高时钟频率为

$$f_{max} = 1/(t_{sl(min)} + t_{sh(min)}) = 1/(6t_d)$$

若CLK波形的占空比为50%,则应取t_{sl}=t_{sh}=4t_d,这时的最高时钟频率将是1/(8t_d)。

寄存器

透明的电路结构(快速与周围电路数据交换)

只要求能置0置1,采用什么触发方式都行

如 SR

$$Q^* = S + RQ$$

置0置1,保持

JK

$$Q^* = J\bar{Q} + RQ$$

置0置1,保持,翻转

D

$$Q^* = D$$

状态跟随(延迟1个时钟)

T

$$Q^* = TQ + \bar{T}\bar{Q}$$

0保持,1翻转

T'

$$Q^* = \bar{Q}$$

恒定翻转(二分频器)

图 5.4.1 是一个用电平触发的 D 触发器组成的 4 位寄存器的实例——74LS75 的逻辑图。由电平触发的动作特点可知,在 CLK 的高电平期间 Q 端的状态跟随 D 端状态而变,在 CLK 变成低电平以后,Q 端将保持 CLK 变为低电平时刻 D 端的状态。

74HC175 则是用 CMOS 边沿触发器组成的 4 位寄存器,它的逻辑图如图 5.4.2 所示。根据边沿触发的动作特点可知,触发器输出端的状态仅仅取决于 CLK 上升沿到达时刻 D 端的状态。可见,虽然 74LS75 和 74HC175 都是 4 位寄存器,但由于采用了不同结构类型的触发器,所以动作特点是不同的。

并行输入、并行输出




图 5.4.1 74LS75 的逻辑图




图 5.4.2 74HC175 的逻辑图

存储器

静态随机存储器 SRAM




图 5.5.1 SRAM 的结构框图

动态随机存储器 DRAM

只读存储器 ROM




图 5.5.6 ROM 的电路结构框图

掩模只读存储器 Mask ROM

可编程只读存储器 PROM

用电信号擦除的可编程只读存储器——闪存 Flash Memory

存储容量的扩展

①位扩展

如果每一片 ROM 或 RAM 中的字数已经够用而每个字的位数不够用,则应采用位扩展的连接方式,将多片 ROM 或 RAM 组合成位数更多的存储器。RAM 的位扩展连接方法如图 5.5.13 所示。在这个例子中,用 8 片 1024×1 位的 RAM 接成了一个 1024×8 位的 RAM。




图 5.5.13 RAM 的位扩展接法

连接的方法十分简单,只需将 8 片的所有地址线 A0, A1, ..., CS' 分别并联起来就行了。每一片的 I/O 端作为整个 RAM 输入/输出数据端的一位。总的存储容量为每一片存储容量的 8 倍。ROM 芯片上设有读/写控制端 R/W', 在进行位扩展时其余引出端的连接方法和 RAM 完全相同。

②字扩展




图 5.5.14 RAM 的字扩展接法

表 5.5.2 图 5.5.14 中各片 RAM 电路的地址分配

器件编号	A ₇ A ₆	Y ₃	Y ₂	Y ₁	Y ₀	地址范围 A ₇ A ₆ A ₅ A ₄ A ₃ A ₂ A ₁ A ₀ (等效十进制数)
RAM (1)	0 0	0	1	1	1	00 00000000 ~ 00 11111111 (0) (255)
RAM (2)	0 1	1	0	1	1	01 00000000 ~ 01 11111111 (256) (511)
RAM (3)	1 0	1	1	0	1	10 00000000 ~ 10 11111111 (512) (767)
RAM (4)	1 1	1	1	1	0	11 00000000 ~ 11 11111111 (768) (1023)