

选择题

22-23

一、判断题(共 15 分, 得分_____) 在下方的括号内填入√(正确)或×(错误)

- (1) 多个三态门电路的输出可以直接并联, 实现逻辑与。 (×)
- (2) 如果一个译码器有十六个输出, 那么需要三个输入端。 (×)
- (3) TTL 门悬空相当于输入高电平, CMOS 门悬空相当于输入低电平。 (×)
- (4) 电路测试时, SA0 和 SA1 故障模型可以覆盖所有的故障。 (×)
- (5) 单稳态触发器暂稳态的时长取决于触发脉冲的宽度。 (×)
- (6) 设计可测试性的重要特性包括高的可靠性和高的观察性。 (×)
- (7) TTL 和 CMOS 与非门的多余输入端均可通过电阻接电源端。 (√)
- (8) 双稳态触发器和施密特触发器是常用的脉冲信号整形电路。 (×)
- (9) 在 Verilog 中, 信号赋值语句按程序列出的顺序依次执行。 (×)
- (10) 流水线操作算法结构一定比并行算法结构所需要的运行时间少。 (×)
- (11) PROM 的与阵列是全译码不可编程阵列。 (×)
- (12) 目前所有产品数字部件都提供边界扫描。 (×)
- (13) 一条微指令的有效持续时间为两个系统基本周期。 (×)
- (14) 异步触发信号在整个时钟周期有效, 无论时钟电平是高电平还是低电平。 (×)
- (15) 内建自测试技术可以实现由电路自己决定所得到的测试结果是否正确。 (√)

(9)只有 assign阻塞赋值顺序执行

(10)

- **流水线 (Pipeline)** 结构的主要优势在于提高系统的**吞吐率 (Throughput)**, 但由于引入了多级寄存器, 它会增加单个数据的**延迟/运行时间 (Latency)**。
- **并行 (Parallel)** 结构是通过空间换时间, 多个处理单元同时对不同数据进行计算, 对于单次任务或小批量任务, 并行结构的运行时间通常比流水线更短。因此“一定比并行少”的说法过于绝对。

(11)

可编程逻辑器件 (PLD) 的分类和结构对应如下:

- **PROM: 与阵列固定** (全译码器, 不可编程), **或阵列可编程**。
- **PAL: 与阵列可编程, 或阵列固定**。
- **PLA: 与阵列和或阵列均可编程**。

因此, PROM 的与阵列确实是全译码且不可编程的。

(13)

- 在微程序控制器中, 一条微指令的执行周期 (即有效持续时间) 通常等于**一个系统基本周期** (或称一个微指令周期/机器周期), 通常不需要两个基本周期。具体持续时间取决于控制器的时序设计。

一、判断题(共 15 分, 得分_____) 在下方的表格中对应题号填入√(正确)或×(错误)

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
F	F	F	√	F	√	F	F	F	F	F	√	F	√	F

- 1、在不影响逻辑功能的情况下, CMOS 与非门的多余输入端可通过电阻接地。
- 2、组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
- 3、只使用与非门的逻辑电路不是时序逻辑电路。
- 4、只有一个变量不同的两个最大项的乘积等于各相同变量之和。
- 5、一个三态门可以通过使能电平控制实现输入或输出双向数据传输。
- 6、因为 EPROM 属于只读存储器, 所以正常工作时无法对它进行写操作
- 7、单稳态触发器有一个稳定状态, 两个暂稳状态。
- 8、固 0 和固 1 故障模型可以覆盖所有开路固定故障和短路固定故障。
- 9、逻辑函数化简中无关项、任意项可以为 0 或 1, 约束项一般只能取 0 值。
- 10、将 JK 触发器的两个输入端连在一起作为 D 端就可以构成 D 触发器。
- 11、门电路内部三极管作为开关使用时, 要提高开关速度, 可以增加饱和深度。
- 12、对于一个由与非门组成的 SR 锁存器, 要让该锁存器保持原态, 输入信号应为 $S=R=1$ 。
- 13、摩尔型时序电路的输出既与外输入也与内部状态有关。
- 14、64K×16 位 E²PROM 芯片有 16 条地址线和 16 条数据线。
- 15、数字系统的控制部件通过控制线向执行部件发出的各种控制信号称为微操作。

(2) 组合逻辑电路产生竞争冒险的本质原因是**信号通过不同路径传输时存在时间延迟(传输延迟)**, 导致信号到达某一门电路输入端的时间有先有后, 从而在输出端可能产生暂时的错误毛刺(尖峰干扰)。尖峰干扰是竞争冒险的结果, 而不是产生竞争冒险的主要原因。

(3) 时序逻辑电路的特点是含有记忆元件(或反馈回路)。我们完全可以使用与非门构建具有反馈的基本锁存器

(4)

4、只有一个变量不同的两个最大项的乘积等于各相同变量之和。

• 答案: 正确 (√)

• 解析: 设两个最大项只有一个变量不同, 例如 $M_1 = (A + B + C)$ 和 $M_2 = (A + B + \bar{C})$, 它们只有变量 C 的状态不同。

根据分配律进行乘积运算:

$$(A + B + C)(A + B + \bar{C}) = (A + B) + C\bar{C} = (A + B) + 0 = A + B$$

其结果 $A + B$ 恰好是这两个最大项中相同变量的和。

(5) 单个三态门是单向传输器件, 只能实现数据从输入端到输出端的单向受控传输(或高阻态)。要实现双向数据传输(如总线双向缓冲器), 通常需要将两个三态门反向并联, 并由互补的使能信号分别控制。

(6) 单稳态触发器具有一个**稳定状态**和一个**暂稳状态**。在外加触发脉冲作用下, 它会从稳

态翻转到暂稳态，经过一段时间延迟（由电路的 RC 参数决定）后，会自动返回到唯一的稳态。

(10) 将 JK 触发器的两个输入端连在一起构成 T 触发器，若要将其改造成 D 触发器，应当使 $J=D$ ， $K=D'$ （即在输入端加一个非门连接到 K 端）。

(11) 三极管的饱和深度越深，基区存储的超额少数载流子就越多。当三极管由饱和转向截止时，消除这些存储电荷所需的时间（消散时间）就会变长，从而导致开关速度变慢。为了提高开关速度，应该**限制饱和深度**（例如使用抗饱和的肖特基三极管）。

(12) **与非门组成的 SR 锁存器** 低电平有效， $S=1$, $R=1$ 保持

(13) **摩尔型 (Moore)** 时序电路的输出**仅**与当前的内部状态有关，与当前的外输入无关。；**米里型 (Mealy)** 时序电路的输出**才**与当前的内部状态和外输入都有关。

(14)

14、64K×16 位 E²PROM 芯片有 16 条地址线和 16 条数据线。

• 答案：正确 (√)

• 解析：

- 该芯片的数据字长为 16 位，因此有 **16 条数据线**。
- 存储容量为 64K，其中 $64K = 64 \times 1024 = 2^6 \times 2^{10} = 2^{16}$ 。要对这 2^{16} 个存储单元进行寻址，需要 **16 条地址线**。

(15) 控制部件向执行部件发出的各种控制信号称为**微命令 (控制命令/微指令)**，而执行部件在这些控制信号（微命令）作用下所执行的最基本的操作才称为**微操作**。也就是说，微命令是控制信号（因），微操作是执行的动作（果）。

一、判断题(共 15 分, 得分_____) 在下方的表格中对应题号填入√(正确)或×(错误)

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
×	✓	×	×	✓	✓	✓	×	×	×	×	×	×	×	×

- 1、三态门输出高阻时, 其输出线上电压为高电平。
- 2、逻辑式 $Y = (AB + CD)'$ 的对偶式为 $Y^D = ((A + B)(C + D))'$ 。
- 3、可以通过接入滤波电容消除竞争-冒险现象且不会影响输出电压波形。
- 4、一个 1024*4 位的 SRAM 中基本存储单元的数量为 1024 个。
- 5、单稳态电路暂稳态维持时间的长短只取决于本身的参数, 与触发脉冲无关。
- 6、为避免状态机运行中进入未定义的状态, 设计时需要对所有可能状态进行完全编码。
- 7、在微码控制器中, 微指令测试判别信息编码为“1”, 表示执行这条微指令时要对系统的有关“状态标志”进行测试。
- 8、sa0-sa1 模型可以覆盖集成电路中可能的所有故障, 故将其作为一种标准模型。
- 10、冯诺依曼结构将程序和数据存储分别放在不同的物理存储空间, 具有更好的灵活性和稳定性。
- 11、时序电路的扫描测试和自测试都不需要外部的测试向量就可以进行。
- 12、流水线操作算法结构一定比并行算法结构所需要的运算时间少。
- 13、不同的逻辑函数表达式其逻辑功能也不同。
- 14、故障覆盖率定义为由测试序列检测到的故障总数除以电路的节点数。
- 15、CMOS 与非门的多余脚悬空等效于低电平。
- 9、任何时钟触发器状态的改变仅与时钟的动作沿到来有关。

(1) 输出线上的电压并不是固定的高电平, 而是处于悬空状态(浮空), 其电平高低完全取决于外部电路(例如是否有上拉/下拉电阻, 或者总线上其他驱动源的输出状态)。

(2)

- 在输出端并联滤波电容(通常为数十微微法到数百微微法)确实可以起到低通滤波的作用, 从而削平竞争-冒险产生的窄脉冲(毛刺)。
- 但是, 电容的加入会增大电路的负载电容, 导致输出信号的上升沿和下降沿变缓(即增加了信号的传输延迟和过渡时间), 从而会影响正常的输出电压波形。

(4)

1. 概念区分

在计算机组成原理中，有两个容易混淆的概念：

- **存储元（或“基本存储单元”/“存储基元”）**：指存放一个二进制位（1 bit）的物理器件（在SRAM中通常是一个锁存器/触发器）。它是存储器的最小物理单位。
- **存储单元**：指由若干个存储元组成、具有相同地址的存储单位。一个存储单元可以存储一个字（Word）或字节（Byte）。

2. 计算与分析

对于一个容量为 1024×4 位的 SRAM 芯片：

- ****存储单元（地址数/字数）****的数量为：1024 个（每个存储单元的字长为 4 位）。
- ****基本存储单元（存储元/位）****的总数量为： $1024 \times 4 = 4096$ 个。

(9)

9、任何时钟触发器状态的改变仅与时钟的动作沿到来有关。（注：此题位于试卷最底部）

- 答案：×（错误）
- 解析：
 - 限制词“任何”和“仅”过于绝对。
 - 首先，许多时钟触发器带有**异步置位（Preset）和异步复位（Clear）**端。当这些异步控制信号有效时，触发器的状态会立即改变，完全不需要等待时钟动作沿。
 - 其次，并非所有时钟触发器都是边沿触发的，历史上也有电平触发（或脉冲触发、主从触发）的触发器，其状态改变与时钟电平的维持期间也有关系。

(10)

- **冯·诺依曼结构**（Von Neumann Architecture）的特点是**程序和数据共享同一个物理存储空间**（即统一存储，统一总线）。
- 将程序和数据存储分别放在不同的物理存储空间（即独立的数据存储器和指令存储器）是**哈佛结构**（Harvard Architecture）的特征。题干将两种结构混淆了。

(11)

- **扫描测试**（Scan Testing，如可测性设计中的扫描链）在测试时，仍然需要外部的自动测试设备（ATE）向芯片的输入端输入测试向量，并将测试结果通过扫描链移出进行比对。因此它**需要外部测试向量**。
- **内置自测试**（BIST，Built-In Self-Test）由于在芯片内部集成了测试发生器（如 LFSR）和响应分析器，因此在测试时不需要或较少依赖外部测试向量。

(14)

14、故障覆盖率定义为由测试序列检测到的故障总数除以电路的节点数。

- 答案：×（错误）
- 解析：
 - **故障覆盖率**（Fault Coverage）的标准定义为：被测试序列检测到的故障总数占故障列表中所有可测故障总数的百分比：
$$\text{故障覆盖率} = \frac{\text{被检测到的故障数}}{\text{故障列表中的故障总数}} \times 100\%$$
 - 分母是故障模型中设定的“故障总数”（例如所有节点 sa0 和 sa1 故障的总和），而不是简单的“电路节点数”。一个有 N 个节点的电路，其 stuck-at 故障总数通常至少为 $2N$ 。

一、判断题(共 15 分, 得分_____)在下方的表格中对对应题号填入√(正确)或×(错误)

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
√	×	×	×	√	×	×	×	×	×	×	√	×	×	×

- 2019 个 1 异或的结果再和 42 个 0 同或, 得到的结果是 1。
- 摩尔 (Moore) 型时序电路可以转化为米利 (Mealy) 型时序电路, 反之则不行。
- 产生尖峰脉冲是因为存在竞争现象, 有竞争就一定会引起尖峰脉冲。
- 最小项 $m_3 (A'BC)$ 和 $m_4 (AB'C')$ 具有相邻性。
- 能够实现任何逻辑函数的逻辑门类型的集合, 被称为逻辑门的完全集, 与非门构成了完全集。
- 一个存储容量为 32×4 位的存储器, 可以实现四输入、五输出的逻辑函数。
- 冯诺依曼结构使用共用的地址和数据总线, 而哈佛结构使用分离的地址总线 and 数据总线。
- 在不附加其他电路的情况下, JK 触发器和 T 触发器可以相互转换。
- 数字系统中, 并行算法结构一定比流水线操作算法结构所需要的运算时间少。
- 可以用单稳态电路将不规则的矩形波变换为幅度与宽度都相同的矩形波。
- CPU 的 ALU 需要时钟信号协助完成运算。
- 时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能, 它们之间可以相互转换。
- 一种处理器指令架构只有一种硬件实现方式。
- 在测试电路中, 边界扫描电路用于测试电路板的好坏, 而内建自测试电路用于测试芯片内部的好坏。
- 多个三态门电路的输出可以直接并接, 实现逻辑与。

(1)

1、2019个1异或的结果再和42个0同或, 得到的结果是1。

• 答案: √ (正确)

• 解析:

- 异或 ($\oplus$) 运算的规律是: 相同为 0, 不同为 1。奇数个 1 相异或的结果为 1, 偶数个 1 相异或的结果为 0。
 - 因为 2019 是奇数, 所以 2019 个 1 异或的结果为 1。
 - 同或 ($\odot$) 运算的规律是: 相同为 1, 不同为 0。对于变量 X , 有 $X \odot 0 = X'$ (即 X 与 0 同或等效于对 X 取反)。
 - 我们将第一步得到的结果“1”与 42 个 0 进行连续同或。
 - 每与一个 0 进行同或, 结果就会取反一次。
 - 因为一共有 42 个 0 (偶数个), 所以“1”会被连续取反 42 次 (偶数次), 最终结果保持不变, 依然为 1。
- 。故此题表述正确。

(2)

2、摩尔（Moore）型时序电路可以转化为米利（Mealy）型时序电路，反之则不行。

- 答案：×（错误）
- 解析：
 - 摩尔（Moore）型时序电路（输出仅与当前状态有关）与米利（Mealy）型时序电路（输出与当前状态和当前输入均有关）在逻辑功能上是完全等价的。
 - 任何一个摩尔型电路都可以转换为等价的米利型电路，同样地，任何一个米利型电路也都可以转换为等价的摩尔型电路（虽然转换后的摩尔型电路可能需要更多的状态数）。“反之则不行”的说法是错误的。

(3)

3、产生尖峰脉冲是因为存在竞争现象，有竞争就一定会引起尖峰脉冲。

- 答案：×（错误）
- 解析：
 - **竞争（Competition）**是指同一输入信号经不同的路径传输后到达某一会合点的时间有先有后的现象。
 - **冒险（Hazard）**是指由于竞争而在输出端产生非预期尖峰脉冲（毛刺）的现象。
 - 竞争是产生冒险的必要条件，但不是充分条件。也就是说，电路中存在竞争现象时不一定会引起输出端的尖峰脉冲，这取决于具体的逻辑函数结构和输入变量的变化方向。

(4)、两个最小项如果有且仅有一个变量的形式不同（一个为原变量，另一个为反变量），则称这两个最小项具有**相邻性**（几何相邻性）。

(5)

5、能够实现任何逻辑函数的逻辑门类型的集合，被称为逻辑门的完全集，与非门构成了完全集。

- 答案：✓（正确）
- 解析：
 - 完全集（又称功能完备集）是指通过该集中的逻辑门进行组合，可以实现任意形式的布尔逻辑函数。
 - 常见的完全集有 {与，或，非}。而与**非门（NAND）**（或非门 NOR）被称为“万能门”，仅用与非门就可以实现“与”、“或”、“非”三种基本逻辑运算，因此单独的与非门即可构成一个完全集。

(6)

6、一个存储容量为 32×4 位的存储器，可以实现四输入、五输出的逻辑函数。

- 答案：×（错误）
- 解析：
 - 用只读存储器（ROM/SRAM）实现逻辑函数时：
 - 地址线位数（输入端）：若有 N 个输入变量，则需要 2^N 个存储单元地址。
 - 数据线位数（输出端）：若有 M 个输出函数，则存储器的字长（输出位数）至少需要为 M 位。
 - 对于“四输入、五输出”的逻辑函数：
 - 需要的存储容量为 $2^4 \times 5 = 16 \times 5$ 位。
 - 题目中给出的存储器容量为 32×4 位（即有 5 位地址线，4 位输出线）。虽然其地址空间（32）足够容纳四输入（16），但其输出字长只有 4 位，无法满足 5 个独立输出的要求。

(11)

11、CPU的ALU需要时钟信号协助完成运算。

- 答案：×（错误）
- 解析：
 - **ALU（算术逻辑单元）在物理本质上是一个纯组合逻辑电路**（由加法器、译码器、多路选择器等组成）。
 - 组合逻辑电路的特点是输出仅取决于当前的输入，**不需要时钟信号**来驱动其内部的计算过程。
 - 虽然在 CPU 整体运行中，ALU 的输入数据来自时序寄存器，输出也保存在时序寄存器中（这些寄存器需要时钟），但 ALU 自身完成算术和逻辑运算并不需要时钟信号协助。

(13)

13、一种处理器指令架构只有一种硬件实现方式。

- 答案：×（错误）
- 解析：
 - **指令集架构（ISA）**是软件与硬件之间的接口规范（如 x86、ARM、RISC-V）。
 - 同一种 ISA 可以有无数种不同的**微架构（Microarchitecture）**和硬件实现方式。例如，Intel 和 AMD 都使用 x86 架构，但其内部的流水线设计、缓存结构、单发射/多发射机制等硬件实现完全不同。

(14)

14、在测试电路中，边界扫描电路用于测试电路板的好坏，而内建自测试电路用于测试芯片内部的好坏。

- 答案：✓（正确 / 属于通用分类）
- 解析：
 - **边界扫描（Boundary Scan，JTAG 标准）**：设计初衷主要是为了解决多层印制电路板（PCB）上芯片引脚密集、难以物理测试的问题。它通过在芯片外围引脚配置扫描寄存器，主要用于测试电路板上芯片之间的连线是否存在开路、短路。
 - **内建自测试（BIST，Built-In Self-Test）**：在芯片内部直接集成测试生成器和响应分析器，使芯片具备自我诊断能力，主要用于检测芯片内部深层的逻辑及存储器故障。
 - 注：虽然边界扫描也可用于芯片内部测试，但在 DFT（可测试性设计）通用分类中，上述表述准确反映了它们最核心、最主要的工程应用定位。

(15)

15、多个三态门电路的输出可以直接拼接，实现逻辑与。

- 答案：×（错误）
- 解析：
 - 只有**漏极开路门（OD门）或集电极开路门（OC门）**的输出端可以直接并联，配合上拉电阻实现“线与”逻辑。
 - **三态门（TSL门）的输出引脚直接拼接，是为了实现总线共享。**在任何时刻，必须保证只有一个三态门处于激活输出状态，其余均处于高阻态。如果多个三态门同时激活且输出电平不同（例如一个输出高电平，另一个输出低电平），将会导致电源短路，产生极大的过载电流并烧毁器件，不能用来实现逻辑与。

17-18

一、判断题(共 12 分, 得分_____)在下方的表格中对应题号填入√(正确)或×(错误)

1	2	3	4	5	6	7	8	9	10	11	12
×	×	×	√	×	×	×	√	×	×	×	×

1. 十进制数 $(65)_{10}$ 的余 3 码编码是 0111 0100。
2. 实现两个一位二进制数相加的电路叫全加器。
3. 一个标准 TTL 反向器的输入通过 $5k\Omega$ 电阻接到地, 则其输出为高电平。
4. 当时序逻辑电路存在无效循环时, 该电路不能自启动。
5. 如果要把一宽脉冲信号变换为窄脉冲, 应采用施密特触发器。
6. 莫尔(Moore)状态机的输出与电路的当前状态和输入均相关。
7. 6 个触发器组成的计数器, 最多可以组成 128 进制的计数器。
8. 微程序控制器中, 若微指令长度为 2^n 位, 则微地址寄存器的长度为 n 位。
9. 存储容量为 $256K \times 4$ 位的 RAM 存储器, 其地址线为 8 条、数据线为 4 条。
10. 对于 m 个待处理数据的数据流, 每个数据运算有 L 段, 每段用时 t 的流水线操作结构, 理想情况下共需运算时间 $T = m \cdot t + (L-1) \cdot t$ 。
11. 在一个时序逻辑电路中, 消除了其中的组合逻辑电路因竞争冒险而产生的尖峰脉冲, 就不会产生竞争冒险现象。
12. 在测试电路中, 边界扫描电路用于测试电路板的好坏, 而内建自测试电路用于测试芯片内部的好坏。

(1)

1. 十进制数 $(65)_{10}$ 的余 3 码编码是 0111 0100。

- 答案: × (错误)
- 解析:
 - 余 3 码是一种无权 BCD 码。其编码规则是: 将十进制数的每一位数字分别加上 3, 然后转换成 4 位二进制数。
 - 对于十进制数 65:
 - 十位数字: $6 + 3 = 9 \rightarrow (1001)_2$
 - 个位数字: $5 + 3 = 8 \rightarrow (1000)_2$
 - 因此, $(65)_{10}$ 的余 3 码编码应为 1001 1000, 而题目给出的 0111 0100 是十进制数 41 的余 3 码。

(3)

3. 一个标准 TTL 反向器的输入通过 $5k\Omega$ 电阻接到地, 则其输出为高电平。

- 答案: × (错误)
- 解析:
 - 对于标准 TTL 门电路的输入端, 当通过外接电阻 R_p 接地时:
 - 若 R_p 较小 (小于关门电阻 $R_{off} \approx 0.7k\Omega \sim 1k\Omega$), 输入端相当于输入低电平, 反相器输出为高电平。
 - 若 R_p 较大 (大于开门电阻 $R_{on} \approx 2k\Omega \sim 2.5k\Omega$), 由于输入端流出的电流在电阻上产生压降, 输入端会被视为高电平。
 - 本题中外接电阻为 $5k\Omega > 2.5k\Omega$, 因此输入端被视为高电平, 反相器输出应为低电平。

(4)

4. 当时序逻辑电路存在无效循环时，该电路不能自启动。

- 答案：✓（正确）
- 解析：
 - 自启动是指电路在由于某种干扰进入无效（未使用）状态后，能在时钟脉冲的作用下自动进入有效状态循环。
 - 如果未使用的无效状态之间构成了一个封闭的死循环（即无效循环），那么电路一旦掉入其中，就永远无法自行跳回有效的状态循环。因此，存在无效循环的电路不能自启动。

(5)

5. 如果要把一宽脉冲信号变换为窄脉冲，应采用施密特触发器。

- 答案：×（错误）
- 解析：
 - 要将宽脉冲变换为窄脉冲，通常应该使用单稳态触发器（利用其暂稳态输出固定宽度脉冲的特点）或微分电路（利用电容充放电提取边沿信号）。
 - 施密特触发器主要用于波形整形（将缓慢变化的非矩形波转换为边沿陡峭的矩形波）、幅度鉴别及日常去噪，它不具备单纯基于定时组件缩窄脉冲宽度的功能。

(8)

8. 微程序控制器中，若微指令长度为 2^n 位，则微地址寄存器的长度为 n 位。

- 答案：×（错误）
- 解析：
 - 微地址寄存器（ μAR ）的长度（位数 n ）取决于控制存储器（CM）中含有微指令的条数（即控制存储器的地址空间容量为 2^n 字），而不是微指令本身的字长（位数）。
 - “微指令长度”（每个控制字的宽度，例如 32 位、64 位或题目说的 2^n 位）与寻址所需的微地址寄存器长度无直接决定关系。

(10)

10. 对于 m 个待处理数据的数据流，每个数据运算有 L 段，每段用时 t 的流水线操作结构，理想情况下共需运算时间 $T = m \cdot t + (L - 1) \cdot t$ 。

- 答案：✓（正确）
- 解析：
 - 根据流水线基本原理：
 1. 第一个数据（任务）完全通过 L 段流水线需要的时间为： $L \cdot t$ 。
 2. 之后在理想情况下，由于流水线已满，每隔一个周期 t 就会产出一个计算结果。剩下的 $(m - 1)$ 个数据共需时间为： $(m - 1) \cdot t$ 。
 3. 总运算时间：

$$T = L \cdot t + (m - 1) \cdot t = (m + L - 1) \cdot t = m \cdot t + (L - 1) \cdot t$$

- 题目中公式精确成立。

16-17

一、判断题(共 15 分, 得分) 在下方的表格中对应题号填入√(正确)或×(错误)

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
×	×	×	×	×	×	×	√	×	×	×	×	×	√	×

- 两个补码进行相加运算, 如果最高位产生进位输出, 则肯定发生溢出。
- 卡诺图化简得到的最简化结果是唯一的。
- 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。
- 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
- 石英晶体多谐振荡器的振荡频率与电路中的 R、C 乘积成正比。
- 在数字电路中, 逻辑功能相同的 TTL 门和 CMOS 门芯片都可以互相替代使用。
- 所有的半导体存储器在运行时都具有读写功能, 所以使用时很灵活。
- 逻辑函数 $F_1 = \sum ABCD(2, 3, 5, 8, 11, 13)$ 和 $F_2 = \prod ABCD(2, 4, 7, 10, 12, 13)$ 之间满足对偶关系。
- 在测试电路中, 响应分析器动态压缩的输出也称为边界扫描输出。
- A 的原码为 011010, 则 2A 对应的 8 位原码形式为 00110100, -A 的 8 位补码为 11001011。
- 流水线操作算法结构一定比并行算法结构所需要的运算时间少。
- TTL 电路的 JK 触发器, 时钟端接 5kHz 脉冲, J 与 K 悬空, 则输出 Q 的频率为 5kHz。
- 某电路有 A、B、C、D、E、F 六个状态, A 和 C、D 和 F、E 和 B、F 和 C 分别等价, 则该电路可化简为 3 个状态。
- 一个 16K×32bit 的 SRAM 芯片, 除了电源和接地端外, 其引出线至少应该有 48 条。
- 微码控制器, 微指令中的判别字段为 0 时, 下址字段信息就是下条微指令的地址; 微指令中的判别字段为 1 时, 下条微指令的地址则是下址字段修改后的新地址。

(1)

1. 两个补码进行相加运算, 如果最高位产生进位输出, 则肯定发生溢出。

• 答案: × (错误)

• 解析:

- 在补码加法运算中, 最高位(符号位)产生进位输出(即 $C_{out} = 1$)与**溢出(Overflow)**没有直接的必然联系。
- 溢出的判断标准是: 双符号位不同, 或者符号位的进位输入 C_{in} 与进位输出 C_{out} 不同(即 $Overflow = C_{in} \oplus C_{out}$)。
- 反例: 在 4 位补码中, -3 (1101) 与 -4 (1100) 相加:

$$1101 + 1100 = 11001 \rightarrow 1001 \text{ (即 } -7\text{)}$$

此时最高位产生了进位输出 ($C_{out} = 1$), 但运算结果 -7 并没有超出 4 位补码的表示范围 $[-8, +7]$, 因此没有发生溢出。

(2)

2. 卡诺图化简得到的最简化结果是唯一的。

• 答案: × (错误)

• 解析:

- 卡诺图化简的目标是得到项数最少、每项含变量最少的“最简与或表达式”。
- 在许多情况下(尤其是存在多种不同的最大项圈选组合, 或者存在无关项时), 对同一个卡诺图进行化简可能会得到多个不同但同样最简的逻辑表达式。因此, 化简结果并不唯一。

(5)

5. 石英晶体多谐振荡器的振荡频率与电路中的 R 、 C 乘积成正比。

- 答案：×（错误）
- 解析：
 - 普通 RC 多谐振荡器的频率与 RC 乘积成反比 ($f \propto 1/RC$)。
 - 而对于石英晶体多谐振荡器，其振荡频率具有极高的稳定性，主要取决于石英晶体自身的谐振频率。电路中的 R 、 C 主要起偏置和反馈作用，晶体振荡器的振荡频率并不与 R 、 C 乘积成正比。

(6)

6. 在数字电路中，逻辑功能相同的 TTL 门和 CMOS 门芯片都可以互相替代使用。

- 答案：×（错误）
- 解析：
 - 尽管它们的逻辑功能相同，但由于它们的电气特性差异巨大，绝大多数情况下不能直接替换：
 1. 电平标准不同：TTL 的输入输出电平与 CMOS 不同，直接混用会大大降低噪声容限，甚至无法正确识别高低电平。
 2. 工作电压不同：标准 TTL 必须为 5V 供电，而许多 CMOS 芯片的工作电压范围更宽 (3V~15V)。
 3. 驱动能力与输入阻抗不同：CMOS 输入阻抗极高，TTL 则有明显的输入电流需求，直接替代可能会导致驱动不足。

(8)

8. 逻辑函数 $F_1 = \sum ABCD(2, 3, 5, 8, 11, 13)$ 和 $F_2 = \prod ABCD(2, 4, 7, 10, 12, 13)$ 之间满足对偶关系。

- 答案：✓（正确）
- 解析：
 - 在 4 变量逻辑函数中（包含最小项 $m_0 \sim m_{15}$ ），一个函数的对偶式 F^D 的规律为：若 $F = \sum m_i$ ，则 $F^D = \prod M_{15-i}$ 。
 - 对 F_1 中的最小项标号进行 $15 - i$ 转换：
 - $2 \rightarrow 15 - 2 = 13$
 - $3 \rightarrow 15 - 3 = 12$
 - $5 \rightarrow 15 - 5 = 10$
 - $8 \rightarrow 15 - 8 = 7$
 - $11 \rightarrow 15 - 11 = 4$
 - $13 \rightarrow 15 - 13 = 2$
 - 转换后的最大项集合为： $\prod M(2, 4, 7, 10, 12, 13)$ ，正好与 F_2 完全一致。因此，两者确为对偶关系。

(9)

9. 在测试电路中，响应分析器动态压缩的输出也称为边界扫描输出。

- 答案：×（错误）
- 解析：
 - 在内建自测试 (BIST) 中，响应分析器（如多输入签名寄存器 MISR）对测试响应进行动态压缩后输出的结果，称为签名（Signature / 特征码）。
 - 边界扫描输出 (TDO) 是指通过边界扫描链串行移出的原始或测试控制数据流，两者属于不同的测试概念。

(10) 补码=原码数值位取反+1，反码

10. A 的原码为 011010，则 2A 对应的 8 位原码形式为 00110100，-A 的 8 位补码为 11001011。

• 答案：×（错误）

• 解析：

- A 的原码为 011010，最高位 0 为正号，数值部分为 $(11010)_2 = 26$ 。即 $A = +26$ 。
- $2A = +52$ ，52 的 8 位原码为 00110100（数值部分为 0110100），此半句正确。
- $-A = -26$ 。 -26 的 8 位原码为 10011010，其 8 位补码应为：原码数值位取反加 1，即 11100110。题目中给出的 11001011（对应十进制 -53）是错误的。

12. TTL 电路的 JK 触发器，时钟端接 5kHz 脉冲，J 与 K 悬空，则输出 Q 的频率为 5kHz。

• 答案：×（错误）

• 解析：

- 对于 TTL 电路，输入端悬空等效于高电平（1），即 $J = K = 1$ 。
- 当 $J = K = 1$ 时，JK 触发器处于翻转状态（每个时钟有效边沿到来时，输出状态翻转一次： $Q^* = Q'$ ）。
- 触发器输出 Q 完成一个完整周期的波形（从 0 变 1 再变回 0）需要两个时钟周期。
- 因此，输出 Q 的频率应为时钟频率的一半：

$$f_Q = \frac{f_{CLK}}{2} = \frac{5\text{kHz}}{2} = 2.5\text{kHz}$$

(11)

(14)

14. 一个 $16\text{K} \times 32\text{bit}$ 的 SRAM 芯片，除了电源和接地端外，其引出线至少应该有 48 条。

• 答案：✓（正确）

• 解析：

- 计算该芯片所需的信号引脚：
 - 地址线： $16\text{K} = 16 \times 1024 = 2^{14}$ ，需要 14 条地址线。
 - 数据线：位宽为 32bit，需要 32 条数据线。
 - 控制线：至少需要片选信号 $(\overline{CS})$ 和读写控制信号 $(\overline{WE})$ 2 条。
- 信号线总数至少为： $14 + 32 + 2 = 48$ 条。

(15)

15. 微码控制器，微指令中的判别字段为 0 时，下址字段信息就是下条微指令的地址；微指令中的判别字段为 1 时，下条微指令的地址则是下址字段修改后的新地址。

• 答案：×（错误）

• 解析：

- 在微程序控制器中，下条微指令地址的确定是根据判别字段的值与状态标志的实际状态共同决定的。
- 判别字段为 1 表示进行“条件分支测试”。此时，只有在测试条件成立（即状态标志符合预期）时，下址字段才会被修改为新地址；若测试条件不成立，则下条微指令的地址通常不被修改（保持顺序执行或原有下址）。
- 题干中“判别字段为 1 时，下条微指令的地址则是修改后的新地址”忽略了条件不成立的情况，叙述过于绝对。

【对比实例 2】没有最高位进位，但发生了算术溢出

我们尝试计算两个正数相加： $5 + 4 = 9$ 。

在数学上，9 超出了 4 位补码的最大范围 $+7$ ，所以一定会发生溢出。

我们写出二进制加法步骤：

```
<> Text
0 1 0 0  <--  每一位的进位情况
   0 1 0 1  ( +5 的补码 )
+  0 1 0 0  ( +4 的补码 )
-----
0  1 0 0 1  ( 运算结果：丢弃第5位的 0，剩下 1001 )
```

- 分析进位：
 - 最高位向外没有产生进位： $C_{out} = 0$ 。
 - 次高位向最高位产生了进位： $C_{in} = 1$ 。
- 判断溢出：
 - $Overflow = C_{in} \oplus C_{out} = 1 \oplus 0 = 1$ (发生溢出)。
 - 保留下来的结果是 **1001** (即 -7)。两个正数 5 和 4 相加，居然算出了一个负数 -7 !
 - 结论：最高位完全没有产生任何进位输出，但结果彻底错了，发生了严重的算术溢出。