Apellidos y nombre: …… Grupo:…… DNI:……

Examen parcial 1 (*temas 2, 3, 4, 5, 6 y 7*)

- Duración del examen: 1:30 horas.
- La solución de cada ejercicio se tiene que escribir en el espacio reservado para ello en el propio enunciado.
- No podéis utilizar calculadora, móvil, apuntes, etc.
- La solución del examen se publicará en Atenea mañana y las notas antes del 14 de Abril a la noche.

Pregunta 1) *(0.75 puntos)*

Cada fila de la tabla tiene 3 columnas con: el vector X de 8 bits, X expresado en hexadecimal y el valor en decimal, Xu, que representa X interpretado como un número natural codificado en binario. Completa todas las casillas vacías.

X	X (hexa)	Xu
01110101		
	97	
		166


Pregunta 2) *(1 punto)*

Dado el esquema del siguiente circuito (incluidas las tablas de verdad de los bloques C1 y C2) completad la tabla de verdad de la salida W y escribid la expresión lógica en suma de minterms.

Tabla de verdad de C1		
X	**Y**	**A**
0	0	0
0	1	1
1	0	1
1	1	0

Tabla de verdad de C2		
Y	**Z**	**B**
0	0	0
0	1	1
1	0	1
1	1	1

X	Y	Z	W
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	




Expresión en suma de minterms de W:

Pregunta 3) *(1.5 puntos)*

Dado el esquema del circuito combinacional a bloques de la derecha, completad la siguiente tabla que indica el valor de las salidas del circuito para cada uno de los dos casos concretos de valores de las entradas (un caso por fila).

s	X	Y	Z	a	b	c	d	W
0	1 1 0 0 1 1 0 0	1 0 1 0 1 1 0 0	1 0 0 1 1 0 0 1					
1	1 0 1 0 1 0 1 0	0 1 1 1 1 0 0 1	1 1 1 1 0 1 1 0					





Pregunta 4) *(1 punto)*

Completad el siguiente cronograma de las señales del esquema lógico sabiendo que los tiempos de propagación de las puertas son:

Tp(Not) = 10, Tp(And) = 20, Tp(Or) = 20 u.t.

Debéis operar adecuadamente con las zonas sombreadas (no se sabe el valor que tienen) y dibujar la señal sombreada cuando no se pueda saber si vale 0 o 1.






Apellidos y nombre: …… Grupo:…… DNI:……

Pregunta 5) *(1.5 puntos)*


Completa el grafo del circuito secuencial que dada una entrada "x" (de 1 bit) detecta los flancos ascendentes y descendentes de la entrada activando las señales "a" (ascendente) i "d" (descendente) de la salida con un 1 en el ciclo siguiente en que sucedió el flanco. El siguiente cronograma muestra un ejemplo del funcionamiento. El estado inicial del circuito es el 00. Se asume que el valor de la entrada x antes del ciclo 0 es 0.

ciclo	0	1	2	3	4	5	6	7	8
x	0	1	1	0	1	1	1	0	0
a	0	0	1	0	0	1	0	0	0
d	0	0	0	0	1	0	0	0	1




Pregunta 6) *(1.25 puntos)*

Dibuja el esquema lógico que implementa el grafo de estados siguientes con el número mínimo de biestables, una memoria ROM y multiplexores de buses.



Pregunta 7) *(3 puntos)*


Queremos diseñar un PPE que compruebe si un determinado número es primo o no. Para ello disponemos de un bloque combinacional "Divisor" que es capaz de decirnos si un número és divisor de otro en menos de un ciclo. Este módulo tienes dos entradas "N" (numerador) y "D" (denominador) y en su salida "Div" da un 1 si "N" es divisible por "D" y un 0 si no lo es.



El PPE tiene un bus de entrada de datos de 16 bits, "X", y una señal de entrada, "Begin", de un bit. El número Xu que queremos comprobar si es primo (siempre es mayor que 1) se recibirá codificado en binario por el bus de entrada "X" durante un ciclo, el mismo en el que la senal "Begin" vale 1.

El PPE tiene dos señales de salida de un bit: la senal "Primo" la señal "Done". Una vez comprobado si el número es primo o no, el PPE pone a 1 la señal "Done" durante 1 ciclo a la vez que muestra por "Primo" si el numero Xu es primo o no (1 si es primo y 0 si no lo es). El valor de la señal "Primo" solo es válido cuando "Done" vale 1; cuando "Done" vale 0, el valor de "Primo" es indiferente.

"Begin" se ignora desde el ciclo siguiente en el que llega Xu hasta el ciclo anterior al que mostramos el resultado, ambos inclusive. Para decidir si un número Xu es primo o no, lo dividimos por todos números entre 2 y Xu -1 y si alguno es divisor de Xu, entonces retornamos que el número no es primo.



Véase el diseño completo de la UP y el incompleto de la UC. De la UC mostramos el grafo de estados en el que faltan arcos y etiquetas (los estados estan todos) así como el valor de las salidas en el que solo se muestra el valor de la señal Primo en la salida S2 (ver tabla del apartado c).

a) Indicad el tamaño de la ROM que implementa, junto con un multiplexor de buses, la UC. (0,5 puntos)

Num. entradas (de 1 bit)	Num. salidas (de 1 bit)	Tamaño ROM (en bits)

b) Indicad el camino crítico del PPE (o uno de ellos si hay varios) listando los dispositivos por los que pasa y el tiempo de este camino. ¿Cuál es el tiempo de ciclo mínimo? (1 punto). Suponed que:

- La UC se implementa con los mínimos biestables, una ROM (ROM_UC) y un Multiplexor de buses
- Todas las salidas del PPE deben estar estables al menos 600 u.t. antes del final de ciclo
- El tiempo de propagación de todos los biestables es de 100 u.t.
- Los tiempos de propagación de los combinacionales, desde cualquier entrada a cualquier salida, son: Tp(Not) = 10 u.t., Tp(And-2)=Tp(Or-2)=20 u.t., Tp(+1)=500 u.t., Tp(MUX-2-1)=50 u.t., Tp(MUX-8-1)=120 u.t., Tp(Div)=800, Tp(EQ)=550 u.t y Tp(ROM_UC)=60 u.t. (Recordad que un registro con señal Ld tiene algo más que biestables en su implementación interna)

Camino crítico	Tiempo de camino crítico	Tiempo de ciclo mínimo

c) Completad el grafo de estados de la UC, al que le faltan arcos y las etiquetas de los arcos así como el valor de las salidas en cada nodo, que se deben indicar en la tabla. (1,5 puntos)

	LdVal	Mx	Primo	Done
S0				
S1				
S2			1	
S3				