

Disciplina: INF01058 - Circuitos Digitais

Professor: Mateus Grellert

Laboratório 6: Conversor BCD - Display de 7 Segmentos

Objetivo:

Projetar e simular parte de um decodificador BCD para display de 7 segmentos. Após, programar uma FPGA com esse circuito.

Instruções:

Displays são circuitos muito utilizados que permitem que usuários visualizem os dados sendo processados no sistema. Um exemplo de *display* muito utilizado até hoje é o *display* de 7 segmentos, presente em relógios digitais, calculadoras, painéis etc. Os *displays* de 7 segmentos são usualmente compostos por 7 dispositivos semicondutores chamados *Light Emitting Diodes* (LED), que emitem luz na presença de fluxo de corrente.

Displays de 7 segmentos podem gerar diversas representações de números e até mesmo algumas letras. Isso faz com que os valores decimais e hexadecimais possam ser representados. A Fig. 1 ilustra um *display de 7 segmentos*. Note que cada posição possui um rótulo atribuído entre A e G. Além disso, a figura também apresenta os valores em hexadecimal representados com 7 segmentos.




Fig. 1 - (a) Ilustração de um *display* de 7 segmentos, incluindo os rótulos de cada segmento. (b) Representação dos valores hexadecimais em 7 segmentos.

(Fonte: Wikipedia e Stack Exchange)

Mesmo que nossos circuitos tratem valores decimais, esses valores estão sempre codificados como binários (por isso chamamos de *binary coded decimal* - BCD). Portanto, para utilizarmos displays de 7 segmentos precisamos primeiro de um circuito que mapeie estes valores para o vetor de 7 posições [A, B, ..., G].

A Tab. I apresenta a tabela-verdade parcial considerando entradas de 4 bits (0 a 15) que devem ser mapeadas para dígitos hexadecimais. Note que quando o LED deve ser ligado, o valor que estamos mapeando para as saídas é 0. Uma particularidade é que alguns displays ativam os LEDs no nível lógico alto, enquanto outros funcionam no nível baixo, portanto é necessário sempre consultar o manual do dispositivo para saber qual o valor adequado.

Tab I - Tabela-verdade das saídas A, B e C de um *display* de 7 segmentos considerando entradas de 4 bits e saídas no formato hexadecimal.

E ₃	E ₂	E ₁	E ₀	A	B	C	...
0	0	0	0	0	0	0	
0	0	0	1	1	0	0	
0	0	1	0	0	0	1	
0	0	1	1	0	0	0	
0	1	0	0	1	0	0	
0	1	0	1	0	1	0	
0	1	1	0	0	1	0	
0	1	1	1	0	0	0	
1	0	0	0	0	0	0	
1	0	0	1	0	0	0	
1	0	1	0	0	0	0	
1	0	1	1	1	1	0	
1	1	0	0	0	1	1	
1	1	0	1	1	0	0	
1	1	1	0	0	1	1	
1	1	1	1	0	1	1	

Sua tarefa para esse laboratório é implementar **uma das 7 saídas do circuito conversor BCD utilizando a representação SOP ou POS**. Considere que as entradas são de 4 bits e que a saída deve ser representada em hexadecimal, sendo o valor 0 atribuído quando o LED deve ser ligado. A saída atribuída a cada dupla será sorteada durante o laboratório da semana.

Após desenvolver e testar seu circuito, compartilhe com os demais colegas para formar o circuito completo. Esse circuito completo deve ser então programado para a FPGA Cyclone III DE0 que usaremos na disciplina. Para isso, utilize o manual da placa disponível no Moodle ([link](#)). O Capítulo 4 do manual explica como utilizar a placa. Você também pode utilizar o tutorial Quartus da Columbia University, disponível [neste link](#) (Capítulos 5 e 7 especialmente). A Fig. 2 apresenta a visão geral da placa DE0, assim como a localização desejada da entrada e saída do circuito conversor.




Fig. 2 - Placa DE0 com entrada e saída indicadas. (Fonte: Terasic)

A Fig. 3 apresenta os pinos da placa que devem ser utilizados na entrada e saída.




Fig. 3 - Pinos que devem ser utilizados para entrada e saída. (Fonte: Altera)

Conforme demonstrado na figura, você deve utilizar os pinos do S0-S3 para a entrada e HEX0_D0-D6 para a saída. Para associar os pinos de entrada e saída aos pinos indicados no manual, você deve ir no menu **Assignments -> Pin Planner** do Quartus. Após a pinagem, você deve executar o fluxo **Full Compilation** do Quartus até a etapa **Program Device**.

Avaliação:

No dia da apresentação, os alunos devem saber:

- Demonstrar circuito funcionando na FPGA

Entrega no Moodle:

Arquivo ZIP com padrão de nome **cartao1_cartao2.zip** contendo SOMENTE:

- Pasta com projeto do Quartus (incluindo arquivos e diretórios criados pela ferramenta).
- Captura de tela da simulação em forma de onda (pode ficar dentro da pasta do projeto Quartus).