

Universidade Federal do Rio Grande do Sul Instituto de Informática Departamento de Informática Aplicada

Disciplina: INF01058 - Circuitos Digitais

Professor: Mateus Grellert

Laboratório 3: Unidade Lógica e Aritmética (ULA)

Objetivo:


Projetar e simular uma Unidade Lógica e Aritmética (ULA) com 8 bits de entrada e saída, assim como *flags* de estado.

Instruções:

As ULAs representam a base computacional de todos os processadores, incluindo os mais recentes Intel, AMD e ARM. Essas unidades são responsáveis pelos cálculos de operações lógicas (AND, OR, ...) e aritméticas (soma, subtração, ...). Além disso, elas possuem flags indicando o estado do resultado da última operação.

A Fig. 1 apresenta a ilustração de uma ULA. note as entradas e saídas presentes neste componente). Os símbolos próximos aos barramentos representam seu tamanho em bits. Barramentos sem símbolos são considerados de 1 bit .

Fig. 1 - ULA com entradas de N bits e M bits de código de seleção. (Fonte: Wikipedia - adaptado).



Os operandos de entrada (A, B) e o resultado (Y) da ULA são usualmente ligados aos registradores presentes nos processadores, portanto elas têm a mesma largura (em bits) desses componentes (N bits na figura). Além disso, as ULAs possuem mais uma entrada responsável pela seleção da operação (op_sel) a ser realizada. Para uma ULA com K operações possíveis, a entrada de seleção possui $M = \lceil log_2 K \rceil$ bits. A saída $flag_Z$ indica se o resultado da operação sobre a ULA resultou no valor zero, e a $flag_N$ indica se

o resultado é um valor negativo. Essas *flags* são representadas por um único bit cada uma, onde 1 representa que a *flag* está ativa, e 0, inativa.

Para este trabalho, iremos implementar uma ULA com operandos e resultado de

Para este trabalho, iremos implementar uma ULA com operandos e resultado de 8 bits, além de uma entrada *op_sel* de 3 bits. A Tab. I apresenta as operações necessárias, bem como seu código de seleção.

Tab. I - Operações da ULA e seus códigos de seleção

| Operação | Código |
|----------|--------|
| Soma | 000 |
| AND | 001 |
| OR | 010 |
| NOT | 011 |
| В | 100 |

A Fig. 2 mostra o diagrama detalhado da ULA solicitada nesta atividade. Cada bloco com fundo branco representa um subcomponente desta unidade. O subcomponente RCA corresponde a um somador do tipo *Ripple Carry Adder* (Lab. 01).




Fig. 2 - Esquemático da ULA solicitada nesta atividade.

Avaliação:

Cada dupla deverá apresentar os dois circuitos solicitados, funcionando corretamente, com simulações em forma de onda. O prazo para a apresentação desta atividade é a aula de laboratório seguinte.

No dia da apresentação, os alunos devem saber:

- Consumo de recursos em área (número de LUTs)
- Atraso crítico do circuito
- Realizar simulação com atraso do circuito

Entrega no Moodle:

Arquivo ZIP com padrão de nome **cartao1_cartao2.zip** contendo SOMENTE:

• Pasta com projeto do Quartus (incluindo arquivos e diretórios criados pela

ferramenta).Captura de tela da simulação em forma de onda (pode ficar dentro da pasta do projeto Quartus).