Memoria de la práctica 2

Manel Lurbe Sempere

Manuel José Martínez Baños

Contenido

[Ejercicio 0 3](#_Toc508904620)

[Cache config L1u L2u 3](#_Toc508904621)

[Cache config L1s L2s 4](#_Toc508904622)

[Ejercicio 1 5](#_Toc508904623)

[Resultados obtenidos 5](#_Toc508904624)

[Grafico obtenido 5](#_Toc508904625)

[Comentario sobre los resultados obtenidos 6](#_Toc508904626)

[Ejercicio 2 7](#_Toc508904627)

[Cache config Dual Core 7](#_Toc508904628)

[Cache config Dual Procesor 8](#_Toc508904629)

[Script de simulación 9](#_Toc508904630)

[Mezcla 1 9](#_Toc508904631)

[Mezcla 2 10](#_Toc508904632)

[Mezcla 3 10](#_Toc508904633)

[Mezcla 4 10](#_Toc508904634)

[Script de obtención de resultados 11](#_Toc508904635)

[Resultados obtenidos 11](#_Toc508904636)

[Grafico obtenido 12](#_Toc508904637)

[Comentario sobre los resultados obtenidos 12](#_Toc508904638)

[Ejercicio 3 13](#_Toc508904639)

[Script de simulación 13](#_Toc508904640)

[Script de obtención de resultados 14](#_Toc508904641)

[Cache config FIFO 15](#_Toc508904642)

[Cache config LRU 16](#_Toc508904643)

[Cache config Random 17](#_Toc508904644)


[Resultados obtenidos 18](#_Toc508904645)

[Gráficos obtenidos 19](#_Toc508904646)


[Comentario sobre los resultados obtenidos 20](#_Toc508904647)

# Ejercicio 0

## Cache config L1u L2u




## Cache config L1s L2s




# Ejercicio 1

## Resultados obtenidos



## Grafico obtenido



## Comentario sobre los resultados obtenidos

Viendo el grafico anterior vemos claramente que en todos los test la mejor configuración es L1 dividida y L2 unificada, seguidamente encontramos la configuración L1 y L2 unificadas, y por último tenemos la que resulta ser la que menos prestaciones nos ha demostrado, L1 y L2 divididas.

En el caso de las caches divididas L1 y L2 podemos decir que tienen el peor rendimiento de las 3 configuraciones porque tienen un espacio más limitado de cache que una unificada y si por ejemplo la cache de instrucciones no se llena y la de datos si, la cache de datos no va a poder usar el espacio vacío de la caché de instrucciones, cosa que en una unificada sí que se podría hacer de tal forma que si son necesarios menos bloques de datos y más de código estos se reparten de forma eficiente y transparente.


Las caches totalmente unificadas tampoco son la mejor opción ya que puede darse el caso de que haya muchos reemplazos en L1 y L2 por parte de las instrucciones sobre los datos y viceversa, por eso la mejor opción es buscar el punto intermedio que es L1 dividida y L2 unificada, así podemos ofrecer más almacenamiento a la caché que lo necesite (L2) y aseguremos un espacio reservado por lo menos para instrucciones y para datos (L1), de este modo en L1 no hay tanta “interferencias” de tipos(mezcla de instrucciones y datos ).

En resumen, podemos decir, que la memoria en L1 es una zona más critica que en L2, por tanto, interesa, tener una L1 dividida para instrucciones y datos. Pero una L2 unificada, para que esta sea más grande y pueda almacenar diferentes tipos de datos, que pueden ser necesitados por otros recursos. Evitar de este modo lo máximo posibles fallos en la L2.


Así logramos, la mayoría de las veces, que en caso de fallo en L1 , acceda a L2 y aquí haya un “acierto” por tanto se produzca un ciclo de para.

# Ejercicio 2


## Cache config Dual Core




## Cache config Dual Procesor




## Script de simulación




## Mezcla 1




## Mezcla 2




## Mezcla 3




## Mezcla 4




## Script de obtención de resultados



## Resultados obtenidos



## Grafico obtenido




## Comentario sobre los resultados obtenidos

En el grafico anterior vemos claramente que una configuración Dual-Processor saca mejores prestaciones que una configuración Dual-Core, ya que en la primera configuración tenemos caches individuales para cada procesador y en la segunda configuración tenemos una jerarquía de caches compartida para ambos procesadores. Esto provoca que haya reemplazos de un procesador sobre el otro derivando en una pérdida de prestaciones.


Como hemos visto en el apartado anterior test-sort tiene más IPC por eso en la mezcla 3 y 4, donde aparece test-sort, hace aumentar considerablemente el IPC en estas dos mezclas.

# Ejercicio 3


## Script de simulación




## Script de obtención de resultados




## Cache config FIFO




## Cache config LRU




## Cache config Random




## Resultados obtenidos



1 Hit Rate





2 Reemplazo




3 Instrucciones

## Gráficos obtenidos







## Comentario sobre los resultados obtenidos

En el ejercicio 3, si visualizamos la gráfica donde tenemos en cuenta el hit-rate, vemos que, en todo el uso de la política, LRU sale ganadora y muy ajustadas entre ellas la random y FIFO después.

LRU es la política con mejores prestaciones porque reemplaza los bloques que más antiguos que han sido usados. Este mecanismo se basa en pura heurística. Depende de un contador para poder conocer cuando han sido usados. Para después descartar aquellos con el contador menor.

LRU por tanto, tiene mayor ventaja que el resto, porque esos boques remplazados, tiene una probabilidad mayor de que no se vuelvan a necesitar.

Pero LRU tiene el inconveniente de que es más difícil de implementar, a parte, de que en L2 su uso es bastante mas ineficiente.

Si nos vamos más al detalle. Tenemos dos gráficas más, la que nos muestra el Número de instrucciones por cada programa y otra el número de reemplazamos.

Como vemos la relación está clara, a mayor cantidad de número de instrucciones, su número de reemplazos es mayor y por tanto los aciertos crecen, pero no siempre es así.

Hay que tener en cuenta que si un programa tiene muy pocas instrucciones, como es el caso de test-args, sus reemplazos serán muy escasos y su hit-rate también. No le da tiempo a acertar, porque de primeras la mayoría de veces falla al principio al no tener los valores por tanto al tener pocas instrucciones no necesitará cargar más “bloques” que contienen un conjunto de instrucciones.

En el caso de test-print el número de reemplazos es muy alto por lo que su tasa de acierto es muy baja, debido a la cantidad de veces que falla y debe reemplazar. Además, vemos que test-sort tiene un numero de instrucciones mayor que por ejemplo test-print y en cambio, el número de reemplazos es menor. Podemos concluir, que no siempre el número de instrucciones determina un número de reemplazos mayor y por tanto peor hit-rate.