

# 01 拼图式模块区域：覆盖原来的留白区

上下层不变，逻辑模块不再受原矩形围栏限制；灰色为固定SRAM及20μm保护区。




**可用区域归属覆盖率 100% | 14个模块均连通且无孔洞 | 最大长宽比 2.10**

实际 cell 面积利用率为 24.5%（非宏保护区内）；背景填色不代表新增了 cell。


40μm分区网格；模块边界可以是非矩形，硬宏、层分配和cell数量保持不变。

合成网表 / 估算物理模型；不是真实芯片签核。浅色背景是模块归属，深色小矩形才是cell。


# 02 旧矩形围栏版 → 新拼图区域版

同一网表和cell ID；左侧为上一轮最优，右侧为本轮可行方案中的吞吐率最优。


### 矩形围栏版 / Tier 1





### 拼图版 / Tier 1




### 矩形围栏版 / Tier 0




### 拼图版 / Tier 0





24,260 / 29,400 cells 已移出原矩形范围；全部cell按真实模型尺寸绘制。

合成网表 / 估算物理模型；不是真实芯片签核。浅色背景是模块归属，深色小矩形才是cell。


# 03 新的完整 cell 布局

深色小矩形：8×4μm标准单元；浅色：该模块可用区域；白隙：尚未占用的合法位置。

### 下层 / Tier 0




### 上层 / Tier 1




**1.373 GHz • 6.387 W • 峰温 70.97°C • 1.194 BIPS**

估算路由 overflow=0；2GHz下 WNS=-240.9 ps，仍未满足2GHz时序。


区域完整覆盖不等于单元100%利用率；在现有die、宏和cell面积不变时，利用率由面积比决定。

合成网表 / 估算物理模型；不是真实芯片签核。浅色背景是模块归属，深色小矩形才是cell。


# 04 新旧方案联合帕累托对比

旧17组 + 新3组；实心圆为可行解，叉号为不可行解。黑圈/虚线是联合候选中的二维前沿。

## 功耗—吞吐率




## 峰温—吞吐率




灰色：上一轮矩形围栏方案　橙色：本轮拼图方案　两个二维前沿分别计算

**本轮没有得到全面占优的方案：温度降低、吞吐率略升，同时线长和功耗增加。**

所有数值仍是相同物理代理模型的估算；填满可用区域是新增的布局偏好，不自动保证最高性能。

功耗与峰温均对应各方案自己的运行频率；虚线只连接已有可行点，不代表连续全局最优边界。

合成网表 / 估算物理模型；不是真实芯片签核。浅色背景是模块归属，深色小矩形才是cell。