理解 PLONK

安比实验室

2023年5月10日

目录

| 0.1 | 理解I | PLONK (—): Plonkish Arithmetization | 3 |
|-----|-------|-------------------------------------|----|
| | 0.1.1 | 算术电路与 R1CS 算术化 | 3 |
| | 0.1.2 | Plonkish 算术门 | Ĝ |
| | 0.1.3 | 复制约束 | 10 |
| | 0.1.4 | 再比较 | 13 |
| | 0.1.5 | 电路验证协议框架 | 13 |

0.1 理解 PLONK (一): Plonkish Arithmetization

算术化是指把计算转换成数学对象,然后进行零知识证明。Plonkish 算术化是 Plonk 证明系统特有的算术化方法,在 Plonkish 出现之前,主流的电路表达形式为 R1CS,被 Pinocchio,Groth16,Bulletproofs 等广泛采用。2019 年 Plonk 方案提出了一种看似复古的电路编码方式,但由于 Plonk 方案将多项式的编码应用到了极致,它不再局限于算术电路中的「加法门」和「乘法门」,而是可以支持更灵活的「自定义门」与「查表门」。

我们先回顾一下 R1CS 的电路编码, 也是相关介绍最多的算术化方案。然后我们对比引入 Plonkish编码。

0.1.1 算术电路与 R1CS 算术化

一个算术电路包含若干个乘法门与加法门。每一个门都有「两个输入」引脚和一个「输出」引脚, 任何一个输出引脚可以被接驳到多个门的输入引脚上。

先看一个非常简单的算术电路:

这个电路表示了这样的一个计算:

$$(x_1 + x_2) \cdot (2 \cdot x_3) = out$$





图 1: img20230414162317

电路中有 4 个变量,其中三个变量为输入变量 (x_1, x_2, x_3) ,一个输出变量 out,其中还有一个输入为常数,其值为 2。

一个电路有两种状态:「空白态」和「运算态」。当输入变量没有具体值的时候,电路处于「空白态」,这时我们只能描述电路引线之间的关系,即电路的结构拓扑。



接下来的问题是,我们要先编码电路的「空白态」,即编码各个门的位置,和他们之间引线连接关系。

R1CS 是通过图中的乘法门为中心,用三个「选择子」矩阵来「选择」乘法门的「左输入」、「右输入」、「输出」都分别连接了那些变量。

我们先看看图中最上面的乘法门的左输入,可以用下面的表格来描述:

| 1 | x_1 | x_2 | x_3 | out |
|---|-------|-------|-------|-----|
| 0 | 1 | 1 | 0 | 0 |

这个表格只有一行,因此我们可以用一个向量 U=(0,1,1,0,0) 来代替,表示乘法门的左输入连接了两个变量,x1 和 x_2 。记住,所有的加法门都会被展开成多个变量的相加(或线性组合)。

再看看其右输入,连接了一个变量 x_3 和一个常数值,等价于连接了 x_3 的两倍,那么右输入的选择子矩阵可以记为

| 1 | x_1 | x_2 | x_3 | out |
|---|-------|-------|-------|-----|
| 0 | 0 | 0 | 2 | 0 |

这里同样可以用一个行向量 V = (0,0,0,2,0) 来表示,其中的 2 即为上图中电路的常数引线。最后乘法门的输出按照上面的方法可以描述为 W = (0,0,0,0,1).即输出变量为 out:

| 1 | x_1 | x_2 | x_3 | out |
|---|-------|-------|-------|-----|
| 0 | 0 | 0 | 0 | 1 |

有了三个向量 (U, V, W), 我们可以通过一个「内积」等式来约束电路的运算:

$$(U \cdot (1, x_1, x_2, x_3, out)) \cdot (V \cdot (1, x_1, x_2, x_3, out)) = (W \cdot (1, x_1, x_2, x_3, out))$$

这个等式化简之后正好可以得到:

$$(x_1 + x_2) \cdot (2 \cdot x_3) = out$$

如果我们把这几个变量换成赋值向量 $(1, x_1, x_2, x_3, out) = (1, 3, 4, 5, 70)$,那么电路的运算可以通过「内积」等式来验证:

$$(U \cdot (1,3,4,5,70)) \cdot (U \cdot (1,3,4,5,70)) = W \cdot (1,3,4,5,70)$$


而一个错误的赋值向量,比如 $(1,3,4,\boxed{0},70)$,则不满足「内积等式」:

$$(U \cdot (1,3,4,\boxed{0},70)) \cdot (U \cdot (1,3,4,\boxed{0},70)) \neq W \cdot (1,3,4,\boxed{0},70)$$

左边运算结果为 0, 右边运算结果为 70。当然, 我们可以验证 (1,3,4,0,0) 也是一组合法 (满足电路约束)的赋值。

并不是任何一个电路都存在赋值向量。凡是存在合法的赋值向量的电路,被称为可被满足的电路。 判断一个电路是否可被满足,是一个 NP-Complete 问题, 也是一个 NP 困难问题。

这里例子中的两个乘法门并不相同,上面的乘法门是左右输入中都含有变量,而下面的乘法门只有一边的输入为变量,另一边为常数。对于后者这类「常数乘法门」,后续我们也把他们看作为特殊的「加法门」,如下图所示,左边电路右下的乘法门等价于右边电路的右下加法门。



那么如果一个电路含有两个以上的乘法门,我们就不能用 U, V, W 三个向量之间的内积关系来表示运算,而需要构造「三个矩阵」的运算关系。

多个乘法门 比如下图所示电路,有两个乘法门,他们的左右输入都涉及到变量。

这个电路表示了这样的一个计算:

$$(x_1 + x_2) \cdot (x_3 \cdot x_4) = out$$

我们以乘法门为基准,对电路进行编码。第一步将电路中的乘法门依次编号(无所谓编码顺序,只要前后保持一致)。图中的两个乘法门编码为 #1 与 #2。

然后我们需要为每一个乘法门的中间值引线也给出变量名:比如四个输入变量被记为 x_1, x_2, x_3, x_4 , 其中 x_5 为第二个乘法门的输出,同时作为第一个乘法门的右输入。而 out 为第一个乘法门的输出。于

是我们可以得到一个关于变量名的向量:

$$(x_1, x_2, x_3, x_4, x_5, out)$$

该电路的「空白态」可以用下面的三个矩阵来编码:

$$U, V, W \in \mathbb{F}^{n \times m}$$

其中 n 为乘法门的数量,而 m 大致为引线的数量。每一个矩阵的第 i 行「选择」了第 i 个乘法门的输入输出变量。比如我们定义电路的左输入矩阵 U:

我们把所有的引线赋值看作为一个向量: \vec{a} (这里用字母 a, 取自 Assignments 首字母) 在上面的例子中,「赋值向量」为

$$\vec{a} = (x_1, x_2, x_3, x_4, x_5, out)$$

于是我们可以轻易地检验下面的等式

$$(U \cdot \vec{a}) \circ (V \cdot \vec{a}) = (W \cdot \vec{a})$$

其中符号 o 为 Hadamard Product,表示「按位乘法」。展开上面的按位乘法等式,我们可以得到 这个电路的运算过程:

$$\left[\begin{array}{c} x_1 + x_2 \\ x_3 \end{array}\right] \circ \left[\begin{array}{c} x_5 \\ x_4 \end{array}\right] = \left[\begin{array}{c} out \\ x_5 \end{array}\right]$$


请注意,通常「赋值向量」中需要一个固定赋值为1的变量,这是为了处理加法门中的常量输入。

优缺点 由于 R1CS 编码以乘法门为中心,于是电路中的加法门并不会增加 U,V,W 矩阵的行数,因而对 Prover 的性能影响不大。R1CS 电路的编码清晰简单,利于在其上构造各种 SNARK 方案。

在 2019 年 Plonk 论文中的编码方案同时需要编码加法门与乘法门,看起来因此会增加约束的数量,降低 Proving 性能。但 Plonk 团队随后陆续引入了除乘法与加法外的运算门,比如实现范围检查的门,实现异或运算的门等等。不仅如此, Plonk 支持任何其输入输出满足多项式关系的门,即 Custom Gate,还有适用于实现 RAM 的状态转换门等,随着查表门的提出,Plonk 方案逐步成为许多应用的首选方案,其编码方式也有了一个专门的名词: Plonkish。

0.1.2 Plonkish 算术门

回看下例子电路,我们把三个门全都编号,1,2,3,同时把加法门的输出值也标记为变量 x_6 。



显然,上

面的电路满足三个约束:

我们定义一个矩阵 $W \in \mathbb{F}^{n \times 3}$ 来表示约束 (n) 为算术门的数量):

$$egin{array}{c|ccccc} i & w_a & w_b & w_c \\ 1 & x_6 & x_5 & out \\ 2 & x_1 & x_2 & x_6 \\ 3 & x_3 & x_4 & x_5 \end{array}$$

为了区分加法和乘法,我们再定一个向量 $Q \in \mathbb{F}^{n \times 5}$ 来表示运算符于是我们可以通过下面的等式来表示三个约束:

$$q_L \circ w_a + q_R \circ w_b + q_M \circ (w_a \cdot w_b) + q_C - q_O \circ w_c = 0$$

如果把上面的等式代入并展开, 我们可以得到下面的约束等式:

$$\begin{bmatrix} 0 \\ 1 \\ 0 \end{bmatrix} \circ \begin{bmatrix} x_6 \\ x_1 \\ x_5 \end{bmatrix} + \begin{bmatrix} 0 \\ 1 \\ 0 \end{bmatrix} \circ \begin{bmatrix} x_5 \\ x_2 \\ x_4 \end{bmatrix} + \begin{bmatrix} 1 \\ 0 \\ 1 \end{bmatrix} \circ \begin{bmatrix} x_6 \cdot x_5 \\ x_1 \cdot x_2 \\ x_3 \cdot x_4 \end{bmatrix} = \begin{bmatrix} 1 \\ 1 \\ 1 \end{bmatrix} \circ \begin{bmatrix} out \\ x_6 \\ x_5 \end{bmatrix}$$

目录

化简后得:

$$\begin{bmatrix} 0 \\ x_1 \\ 0 \end{bmatrix} + \begin{bmatrix} 0 \\ x_2 \\ 0 \end{bmatrix} + \begin{bmatrix} x_6 \cdot x_5 \\ 0 \\ x_3 \cdot x_4 \end{bmatrix} = \begin{bmatrix} out \\ x_6 \\ x_5 \end{bmatrix}$$


这正好是三个算术门的计算约束。

总结下,Plonkish 需要一个矩阵 Q 来描述电路空白态,而所有的赋值则写入了 W 矩阵。对于 Prover 和 Verifier 的交换协议,W 是 Prover 的 witness,属于秘密知识,对 Verifier 保密,Q 矩阵代表了一个实现双方约定共识的电路描述。

不过仅仅有 Q 矩阵是不足以精确描述上面的例子电路。

0.1.3 复制约束

比较下面两个电路,它们的Q矩阵完全相同,但它们却完全不同。



两个电路的区别在于 x_5, x_6 是否被接入了 #1 号门。如果让 Prover 直接把电路赋值填入 W 表格,一个「诚实的」Prover 会在 $w_{a,1}$ 和 $w_{c,2}$ 两个位置填上相同的值;而一个「恶意的」Prover 完全可以填上不同的值。如果恶意 Prover 在 $w_{b,1}$ 和 $w_{c,3}$ 也填入不同的值,那么实际上 Prover 证明的是上图右边的电路,而非是和 Verifier 共识过的电路(左边)。

我们需要增加新的约束,强制要求右边电路图中 $x_6=x_7$ 和 $x_5=x_8$ 。这等价于我们要求 Prover把同一个变量填入表格多个位置时,必须填入相等的值。

这就需要一类新的约束——「拷贝约束」,即 Copy Contraint。Plonk 采用「置换证明」保证 W表格中多个位置上的值满足拷贝关系。我们继续用上面这个电路图的案例来说明其基本思路:

设想我们把 W 表格中的所有位置索引排成一个向量:

$$\sigma_0 = (\boxed{w_{a,1}}, w_{a,2}, w_{a,3}, \underline{w_{b,1}}, w_{b,2}, w_{b,3}, w_{c,1}, \boxed{w_{c,2}}, \underline{w_{c,3}})$$

然后把应该相等的两个位置互换,比如上图中要求 $w_{a,1}=w_{c,2}$ 和 $w_{b,1}=w_{c,3}$ 。于是我们得到了下面的位置向量:

$$\sigma = (\boxed{w_{c,2}}, w_{a,2}, w_{a,3}, \underline{w_{c,3}}, w_{b,2}, w_{b,3}, w_{c,1}, \boxed{w_{a,1}}, \underline{w_{b,1}})$$

然后我们要求 Prover 证明: W 表格按照上面的置换之后,仍然等于自身。置换前后的相等性可以保证 Prover 无法作弊。

再来一个例子,当约束一个向量中有三个(或多个)位置上的值必须相同时,只需要把这三个(或多个)位置的值进行循环移位(左移位或者右移位),然后证明移位后的向量与原向量相等即可。比如:

$$A = (b_1, b_2, \underline{a_1}, b_3, \underline{a_2}, b_4, \underline{a_3})$$

如果要证明 $a_1 = a_2 = a_3$, 那么只需要证明:

$$A' = (b_1, b_2, \underline{a_3}, b_3, \underline{a_1}, b_2, \underline{a_2}) \stackrel{?}{=} A$$

在经过置换的向量 A' 中, a_1,a_2,a_3 依次右移交换,即 a_1 放到了原来 a_2 的位置,而 a_2 放到了 a_3 的位置, a_3 则放到了 a_1 的位置。

如果 A' = A , 那么 A' 和 A 所有对应位置上的值都应该相等,可得: $a_1 = a_4$, $a_2 = a_1$, $a_3 = a_2$, 即 $a_1 = a_2 = a_3$ 。这个方法可以适用于任意数量的等价关系。(后续证明两个向量相等的方法请见下章)

那么如何描述电路赋值表格中的交换呢? 我们只需要记录 σ 向量即可, 当然 σ 向量也可以写成表格的形式:

$$egin{array}{c|c|c|c|c} i & \sigma_a & \sigma_b & \sigma_c \\ \hline 1 & w_{c,2} & w_{c,3} & w_{c,1} \\ 2 & w_{a,2} & w_{b,2} & w_{a,1} \\ 3 & w_{a,3} & w_{b,3} & w_{b,1} \\ \hline \end{array}$$

加上 σ , 空白电路可以描述为 (Q,σ) , 电路的赋值为 W

$$\mathsf{Plonkish}_0 \triangleq (Q, \sigma; W)$$

0.1.4 再比较

R1CS 的 (U,V,W) 表格的宽度与引线的数量有关,行数跟乘法门数量有关。这个构造相当于把算术电路看成是仅有乘法门构成,但每个门有多个输入引脚(最多为所有引线的数量)。而 Plonkish 则是同等对待加法门与乘法门,并且因为输入引脚只有两个,所以 W 表格的宽度固定,仅有三列(如果要支持高级的计算门,表格可以扩展到更多列)。这一特性是 Plonk 可以利用 Permutation Argument实现拷贝约束的前提。

..., and thus our linear contraints are just wiring constraints that can be reduced to a permutation check.

按照 Plonk 论文的统计,一般情况下,算术电路中加法门的数量是乘法门的两倍。如果这样看来,W 表格的长度会三倍于 R1CS 的矩阵。但这个让步会带来更多的算术化灵活度。

0.1.5 电路验证协议框架

有了电路空白结构的描述和赋值, 我们可以大致描述下 Plonk 的协议框架。

首先 Prover 和 Verifier 会对一个共同的电路进行共识, (Q, σ) 。假设电路的公开输出为 out = 99,而 (x_1, x_2, x_3, x_4) 为秘密输入。

Prover 填写 W 矩阵 (Verifier 不可见):

其中增加的第四行是为了增加一个额外的算术约束: out=99 ,把 out 值显示地表示在 Q 矩阵中。

相应的那么 Prover 和 Verifier 共识的 Q 矩阵为

其中第四行约束,保证 out=99,可以把 $(q_L=0,q_R=0,q_M=0,q_C=99,q_O=1)$ 代入下面的算术约束,可得 $99-w_c=0$,即 $w_{c,4}=99$ 。

$$q_L \circ w_a + q_R \circ w_b + q_M \circ (w_a \cdot w_b) + q_C - q_O \circ w_c = 0$$

为了保证第一行的 w_c 也必须为 99, 这就需要在 σ 矩阵中添加额外的一条拷贝约束: 让 out 变量的位置 $(w_{c,1})$ 与第四行的输出 $w_{c,4}$ 交换对调:

如果 Prover 是诚实的, 那么对于 $i \in (1,2,3,4)$, 下面的算术约束等式成立:

$$q_{L,i} \circ w_{a,i} + q_{R,i} \circ w_{b,i} + q_{M,i} \circ (w_{a,i} \cdot w_{b,i}) + q_{C,i} - q_{O,i} \circ w_{c,i} = 0$$

验证协议的大概思路如下:

协议开始: Prover 如实填写 W 表格,然后把 W 表格的每一列进行编码,并进行多项式编码,并把编码后的结果发送给 Verifier

协议验证阶段: Verifier 与 Prover 通过进一步的交互, 验证下面的等式是否成立:

$$q_L(X) \cdot w_a(X) + q_R(X) \cdot w_b(X) + q_M(X) \cdot (w_a(X) \cdot w_b(X)) + q_C(X) - q_O(X) \cdot w_c(X) \stackrel{?}{=} 0$$

当然这个验证还不够, 还要验证 $(\sigma_a(X), \sigma_b(X), \sigma_c(X))$ 与 $(w_a(X), w_b(X), w_c(X))$ 之间的关系。还有, Verifier 如何通过多项式来验证电路的运算, 请看后续章节。