

个人赛 LoongArch 微系统设计报告

2026 龙芯杯（全国大学生计算机系统能力大赛 CPU 设计赛）个人赛参赛作品 · 双发射处理器

实现版本：dual-issue v1 · 实验平台 thinpad（Artix-7）

吉林大学 李禹衡

一、设计简介

本 LoongArch 微系统设计为 2026 年龙芯杯个人赛参赛作品，支持 LoongArch 32 位精简版基准指令集，能够完成比赛所要求的等级功能测试与性能测试。处理器核（代号 YK_Core）采用**双 lane 异构的双发射五级顺序流水**结构，并综合采用静态分支预测、I/D Cache、AXI 总线等技术以提高运行性能。

实现简介

CPU 为双 lane 异构五级顺序流水（取指 IF → 译码 ID → 执行 EX → 访存 MEM → 写回 WB）：Lane0 为完整五级数据通路，可处理全部已支持指令；Lane1 为仅执行 simple ALU 的简化三级通路（EXE1 → MEM1 → WB1）。取指级支持双取指，并采用静态 BTFNT 分支预测；数据冒险通过 EXE → MEM → WB 三级前递与寄存器堆（4 读 2 写）解决。存储侧由 cache_axi_master 实现 I-Cache 与 D-Cache，并经 axi_soc_bridge 与片上存储及外设互联。

运行效果

- 设计频率 **105.47 MHz**（由 50MHz 晶振经 MMCME2 倍频得到，无时序违例）；
- 4 个 benchmark（Crypto / Matrix / Mixed / Stream）的 cycle 数**已通过仿真验证**；
- 综合资源：7332 LUT / 3715 FF / 20.5 BRAM ；
-

设计特色

- **双 lane 异构双发射**：主通路处理通用指令、副通路专司 simple ALU，保守静态配对在多数片段提升 IPC。
- **三级全前递 + Lane1 独立前递路径**：消除多数 RAW 冒险气泡。
- **I/D Cache 层次**：I-Cache 4KiB + 128B L0 loop buffer；D-Cache 64KiB 2-way 组相联、写回命中、非写分配缺失、4 项 store buffer。
- **零 DSP 乘法**：以 LUT 实现单周期 mul.w，释放 DSP 资源用于其他部件（如需要）。

二、设计方案

（一）总体设计思路

本系统在顶层可分为 **CPU、存储与 AXI 桥、外部设备控制器** 三个大模块，其中：

- **CPU (YK_Core)**：负责系统的核心处理工作，内含双 lane 五级流水、寄存器堆、前递网络与分支解析。
- **存储与 AXI 桥 (cache_axi_master + axi_soc_bridge)**：负责处理 CPU 对存储设备的访问，封装并维护 I/D Cache，并以 AXI4 总线与片上存储及外设互联。
- **外部设备控制器**：负责支持 CPU 对串口、数码管、计数器、拨码等外设的访问与管理。

接口设计上，CPU 访存时通过类 SRAM/AXI 接口与存储桥通信；访问外设时通过地址译码经设备桥通信。

SoC 总体结构如图 1 所示。




图 1 SoC 总体结构框图

（二）CPU 模块设计

CPU 微架构

CPU 为双 lane 异构五级双发射顺序流水结构，有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回(WB)五个主要流水级，其中 ID 级合并了原七级方案中的 IPD 与 ID，MEM 级合并了 PMEM 与 MEM。Lane0 为完整五级数据通路，Lane1 为仅执行 simple ALU 的简化三级通路（EXE1 → MEM1 → WB1）。双发射双 lane 结构如图 2 所示。




图 2 YK_Core 双发射双 lane 结构

前端设计（取指与分支预测）

前端（IF 级）的主要功能是从存储桥接收指令并判断送入后续流水。取指级采用**双取指**：通过 `inst_sram_rdata1 / inst_sram_rdata1_valid` 并行读取两条指令，命中时每周期可向 ID 送入两条指令。分支预测采用**静态 BTFNT（Backward-Taken / Forward-Not-Taken）**：`predict_taken = is_b || is_bl || (is_cond_branch && inst[25])`，JIRL 预测为不命中。分支在 EXE 级由 BranchUnit（BranchResolveEXE）解析并比对 `pred_PC` 与 `branch_target` 产生重定向；**无动态分支预测器**。

后端设计（译码、发射、执行、访存、写回）

后端（ID→EXE→MEM→WB）的主要功能是对取到的指令进行译码、配对、发射并执行。ID 级例化 RegFile、两个 `simple_alu_decode`、`dual_issue_pair` 与 `WakeUP`，并完成前递源选择；EXE 级执行 ALU 并提前发起 D-cache 请求以消除 MEM 级 bubble；MEM 级处理 `store→load` 前递与 `load` 字节/半字符号扩展；WB 级选择写回数据（ALU 或 RAM）。各流水级间经 160 位 `IF_to_ID_bus`、363 位 `ID_to_EXE` 等总线传递。

双发射发射逻辑

双发射由 `dual_issue_pair` 静态判定配对，核心为**保守静态配对（conservative static pairing）**：仅当两条指令均为 simple ALU，且不存在同周期 RAW、WAW 依赖时才允许双发射；WAR 因顺序提交而天然安全。

```
pair_valid = valid0 && valid1 && simple0 && simple1 && !raw && !waw
raw = (rd0!=0) && ((rs1_used1 && rd0==rs1_1) || (rs2_used1 && rd0==rs2_1))
waw = (rd0!=0) && (rd1!=0) && (rd0==rd1)
```

- 可双发射指令由 simple_alu_decode 识别，共 **19 类**：寄存器型 add, sub, or, nor, and, xor, srl, sll, sra, slt, sltu，立即数型 addi, ori, andi, xori, srli, slli, srai, lu12i, pcaddu。
- 涉及访存、乘法、分支等结构冒险或停顿的指令只能发射到 Lane0（主流水线）；
- 两条指令存在 RAW/WAW 依赖时仅发射第一条（保守策略，保证正确性）；
- 依赖检测、停顿与冲刷经 WakeUP（wake_up.v）与 Bypassing 前递解决，分支/异常重定向通过 branch_redirect_fire 触发并回送 33 位 ID_to_IF_bus。

数据前递与寄存器堆

寄存器堆 RegFile 提供 **4 个读端口**与 **2 个写端口**，内部复制两份（Reg_File0/Reg_File1），同地址写时年轻 slot 胜出，x0 恒 0，已通过 tb_regfile_4r2w.sv 与 tb_x0_forward.sv 验证。数据冒险通过 Bypassing 三级前递（EXE→MEM→WB，120 位 BY_to_ID_bus）解决；MEM→ID 前递仅限 ALU/mul 或对齐全字 load，窄 load 经 WB 前递；Lane1 拥有独立的 EXE1/MEM1/WB1→ID 前递路径。

指令集实现

本设计面向 LoongArch 32 位精简版基准指令集（基础整数、部分 CSR/特权指令功能的子集）。已支持与尚未实现类别如下：

类别	状态	说明
整数运算	已支持	add.w/sub.w/or/nor/and/xor/sll/srl/sra/slt/sltu 及立即数变体、lu12i.w、pcaddu12i
访存	已支持	ld.w/st.w/ld.b/st.b/ld.h/st.h（含字节/半字符扩展）
分支跳转	已支持	b/bl/jirl 与 beq/bne/bge/bgeu/blt/bltu
CSR/系统	已支持	csrwr/csrchg/cpucfg（crmd 复位 0x8，cpucfg 返回值 0x5/0x04080000/0x040b0001）
缓存维护	已支持	cacop
mul.w	部分	以 LUT 单周期实现；mulh/div/mod 当前返回 0（待实现）
原子 LL/SC	未实现	未发现 ll_w/sc_w 痕迹
精确异常/中断	待确认	未发现 estat/eentry/ertn 等特权态实现
TLB/虚拟内存、浮点	未实现	基准指令集不含相关功能

提示：个人赛要求“至少实现 LoongArch32R 除浮点外所有必需功能”，提交前请以基准功能测试程序逐条核对通过率并填入本报告第 3.2 节。

（三）存储与 Cache 子系统设计

I-Cache

指令 Cache 容量 **4 KiB 直接映射**，并配有 **128 B（8 行）L0 loop buffer** 以加速小循环取指；取指级可双路并行读取两条指令，命中时显著降低取指停顿。

D-Cache

数据 Cache 由 cache_axi_master 实现，关键参数如下：

参数	取值
容量/相联度	64 KiB，2-way 组相联，16 B line，伪 LRU
写策略	命中写回（write-back），store miss 非写分配（no-write-allocate）
元数据	{lru, valid1, dirty1, tag1, valid0, dirty0, tag0}（dc_meta_q[38:0]）
冲突分散	dc_hash_fold / dc_hash_index 分散 power-of-two 冲突
Refill	128-bit refill line
Store Buffer	4 项（sb_addr/sb_data/sb_strb/sb_count）
局部性预测	64 项 per-load-PC locality predictor（lp_table）

注（待核对）：cache_axi_master.v 注释称 store buffer 为“write-through”，但代码实际为“命中写回 + 缺失非写分配 + 4 项 store buffer”，存在注释与实现语义差异，正式提交前建议统一表述。

AXI 总线桥接

axi_soc_bridge 为 AXI4 从端，负责地址译码与外设映射；cache_axi_master 作为单 AXI4 master 访问片上存储。存储地址空间（依据源码注释与 is_cacheable 窗口）如下：

地址区间	设备	说明
0x1c00_0000 - 0x1c3f_ffff	BaseRAM	片上 BRAM，可缓存窗口起点
0x1c40_0000 - 0x1c7f_ffff	ExtRAM	扩展 RAM，可缓存
0x1c00_0000 - 0x1c80_0000	可缓存窗口	is_cacheable=(pa>=0x1c000000) &&(pa<0x1c800000)
0x1f00_0000 - 0x1f00_0008	UART(16550)	串口，非缓存 I/O
其他	ERR/拨码/LED/SEG7	外设寄存器区，按平台规范映射

复位 PC 在 IF_reg 中定义为 RESET_PC = 0x1c00_0000 - 4，与可缓存窗口起点对齐。

（四）外部设备控制器模块设计

外部设备控制器包括设备桥与子外设模块，功能为根据地址片选设备、适配外部设备/IP 核；CPU 与外设均通过访存指令进行交互。本设计外部设备控制器所控制的模块如下：

外设	实现/控制器	用途
SEG7 数码管	SEG7_LUT.v（七段译码 oSEG1={~oSEG,1'b0}）	性能测试结果可视化（dpy0/dpy1）
UART	16550 兼容（axi_soc_bridge 内）	与 PC 串口交互，状态位 uart_status

系统计数器	MMCM2 倍频时钟驱动	性能测试计时（前后计数差值）
LED	顶层 leds 循环左移	运行演示指示
拨码开关	经顶层引脚接入	输入控制（具体位宽/用途待确认）

VGA/UART 演示代码在 thinpad_top 中处于注释状态，可按演示需求启用。

三、设计结果

（一）设计交付物说明

源码目录说明（基于 preT202610183009704/src/soc/）：

```
src/soc/
+-- YK_Core.v          CPU 顶层/双发射核（双 lane 例化）
+-- myCPU_top.v        CPU 封装（含 PLL/时钟参数）
+-- thinpad_top.v      SoC 顶层（thinpad 平台）
+-- if_run.v / IF_reg.v    取指级
+-- id_run.v / ID_reg.v    译码/配对/发射级
+-- exe_run.v / EXE_reg.v   执行级（主通路）
+-- mem_run.v / MEM_reg.v   访存级（主通路）
+-- wb_run.v / WB_reg.v    写回级（主通路）
+-- lane1_pipeline.v     Lane1 三级简化通路（EXE1/MEM1/WB1）
+-- dual_issue_pair.v     双发射配对判定
+-- dual_issue_stats.v    双发射统计计数器（仿真用）
+-- simple_alu_decode.v   可双发 simple ALU 译码（slot0/slot1）
+-- ALU.v / BranchUnit.v / RegFile.v / Bypassing.v  运算/分支/寄存器堆/前递
+-- wake_up.v            WakeUP 依赖检测
+-- cache_axi_master.v    I/D Cache + 单 AXI4 master
+-- axi_soc_bridge.v      AXI 从端/设备桥（BaseRAM/ExtRAM/UART/ERR）
+-- async.v / cpu_pll.v / SEG7_LUT.v  UART/PLL/数码管
```

使用说明：使用 Vivado（大赛指定版本）综合实现后，在个人赛平台运行 bit 流文件即可；完整工程需包含全部源代码、FPGA 管脚分配文件（.xdc）、FPGA 二进制下载文件（.bit）及应用程序文件，按个人赛技术方案第 9 条提交。

（二）功能与验证说明

验证以 run_vivado/simulation/new/ 下的 SystemVerilog 测试平台（tb_*.sv）为核心，覆盖模块级到核级、系统级：

测试平台	验证目标
tb.sv	thinpad_top 系统级顶层仿真（加载 main.bin/eram.bin/kernel.elf）

tb_core_dual_program.sv	YK_Core 双取指、有序双提交+前递； FORCE_SINGLE_ISSUE 对比；断言 slot1 发射 ≥ 3 、 pair 阻塞 ≥ 1
tb_core_mixed_fallback.sv	混合 load/branch 回退、load-use、错误路径冲刷，验证 Lane1 不提交 load/branch
tb_dual_issue_pair.sv	配对规则（独立/RAW/WAW/x0/非 simple）
tb_dual_issue_stats.sv	双发射计数器正确性
tb_regfile_4r2w.sv / tb_x0_forward.sv	寄存器堆 4R2W 与 x0 恒 0
tb_lane1_stall.sv / tb_lane1_pipeline.sv	Lane1 反压与三级流水
tb_id_dual_queue.sv / tb_dual_flush_order.sv	ID 双入口队列与双发射冲刷顺序
tb_pipeline_control.sv / tb_pipeline_registers.sv	流水线控制与各级寄存器

统计模块 dual_issue_stats 计数
cycle/slot0_issue/slot1_issue/pair_attempt/pair_blocked/slot0_commit/slot1_commit，并在 ifndef
SYNTHESIS 下例化

（三）设计演示/性能结果

综合资源与频率（来自 cpu_pll.v、OPTIMIZATION_LOG）：

指标	取值
工作频率	105.47 MHz (MMCME2: CLKFBOUT_MULT_F=16.875, CLKOUT0_DIVIDE_F=8)
LUT / FF / BRAM / DSP	7332 / 3715 / 20.5 / 0
关键路径优化	BranchUnit 组合逻辑等价改写，WNS +0.074 ns

4 个 benchmark（Crypto / Matrix / Mixed / Stream）的 cycle 数**已通过仿真验证**。各程序实际上板运行耗时、主频与 IPC 见上方待填表；建议补充关键仿真波形截图（双发射配对、load-use 前递、分支重定向）作为演示材料。

四、参考设计说明

依据个人赛技术方案第 10 条：“如果需要使用第三方 IP 或者借鉴他人的部分源码，必须在设计报告中予以明确说明。” 本设计使用情况如下（**请按实际填写**）：

项目/来源	类型	说明/许可
LoongArch 参考手册与实验平台规范	官方资料	龙芯杯官网提供，遵循大赛使用条款
thinpad 实验平台模板工程	平台模板	大赛指定运行环境，按模板许可使用
UltraMIPS_NSCSCC（哈工大深圳开源）	思路借鉴	双发射/全流水 Cache/AXI 设计思路参考
雷思磊《CPU 设计实战》《自己动手写 CPU》	参考书籍	命名与数据通路思路借鉴
姚永斌《超标量处理器设计》	参考书籍	双发射/多发射设计思路参考
Vivado 自带 IP（PLL/MMCM、BRAM 等）	第三方 IP	使用 XILINX 原语/IP，按工具许可
（如有其他借鉴，请补充）	—	—

五、参考文献

- 2026 年全国大学生计算机系统能力大赛 CPU 设计赛（龙芯杯）个人赛技术方案，大赛官网。
- 龙芯架构 32 位精简版参考手册，龙芯中科。
- LoongArch 基准指令集测试程序及文档，大赛官网。
- UltraMIPS-CPU（哈工大深圳，双发射 MIPS SoC）开源设计报告。
- BOOM_chip（2024 北航，全国第四）设计报告。
- Lite_dual-CPU（2022 顺序双发射）开源项目。
- 雷思磊，自己动手写 CPU / CPU 设计实战，电子工业出版社 / 机械工业出版社。
- 姚永斌，超标量处理器设计，清华大学出版社。