QS30-6 REV.A 审查包

六位静态辉光钟 · ESP32-S3-WROOM-1-N8 · 南昌 QS30-1 · 立创EDA 设计输入

项目	QS30-6 REV.A（PCB 修订 A，尚未投板）
状态	HOLD —— 可继续预布局/实物验证，禁止投板与生产放行
生成日期	2026-10-18
工程规模	227 器件 / 736 引脚 / 172 网络 / 60 路数字阴极 / 2×HV5622(64 路)
自动检查	19 项网表级一致性检查 PASS（0 ERROR / 0 WARN），见 docs/erc_report.md
高压工作点	HV_BUS 172.18 V；OVP 198.8 V（独立硬件 + 锁存 + 受控复位）；Ra=20 kΩ/管
升压仿真	功率级 SPICE（仓库自带 minispice，已执行：171.99 V vs 解析 171.95 V，纹波 8.7 mVpp，.8%）+ 闭环行为模型 S1–S10（Ts/80 收敛）
SPICE 边界	厂商 ngspice/LTspice 未安装；sim/boost_uc3843.cir 未执行，已如实标注
待关闭	H01–H09 全部未关闭；其中 H02/H03/H04/H05/H06/H07 阻止投板

本包内容与阅读顺序

1. 系统框图 / 电源树 / 安全使能链（1 页）
2. 分页连接表式原理图（9 页：P1 电源、P2 MCU/USB、P3 驱动/电平/门控、P4 升压/OVP、P5 管座、P6 测试点，含续页）
3. 60 路数字阴极通道映射表（1 页，含 PQFP 引脚与串行位序假设）
4. PCB 预布局与分区/禁布约束（1 页）
5. QS30-1 管座 1:1 校对页（A4，300 dpi，须按“实际大小/100%”打印）
6. ERC / 一致性检查摘要（1 页）
7. DRC 预检摘要（网表级 10 项，1 页）
8. SPICE 验证摘要（minispice：解析解自检 + 升压功率级，1 页）
9. HOLD 证据状态（10 个证据模板 + 自动校验，1 页）
10. HOLD 进度看板（填写进度 + 关键路径，1 页）
11. HOLD 签署与关闭联动（自动证据 + 人工签审，1 页）
12. 环路参数敏感性扫描（27 组，供 H06 补偿调整，1 页）
13. OVP 时序回归（复位脉宽/锁存保持，1 页）
14. 测试计划 □ 证据一致性（37 项，1 页）
15. 固件约束清单（8 控制脚/64 位帧/13 条约束，1 页）
16. 文档关键数字一致性（5 项检查，1 页）
17. BOM 选型复核（14 关键件，1 页）
18. 热与浪涌复核（HV5622/PPTC，1 页）
19. 投板前检查清单（RELEASE BLOCKED，1 页）
20. 总交接页（交付物索引 / 证据分级 / 复现验证，1 页）

ERC / 一致性检查摘要（网表级）

QS30-6 REV.A 自动一致性检查/ERC 记录

由 design/build.py 依据 datasheet 引脚库自动生成；立创EDA 内仍需重新执行原生 ERC 并逐条解释。

编号 | 结果 | 说明
ERC-01 | PASS | 所有器件引脚均已分配网络或显式 NC
ERC-02 | PASS | 无单引脚网络
ERC-03 | PASS | 43 个必需网络全部存在
ERC-04 | PASS | GPIO/焊盘映射与交接表一致（19 项）
ERC-05 | PASS | HV5622 POL 固定接 DRV_VDD（避免 BL 有效时全开）
ERC-06 | PASS | DRV_BL 在 12 V 驱动域有 10 kΩ 下拉（默认消隐）
ERC-07 | PASS | HV_EN 有 100 kΩ 下拉 → GPIO/门控悬空时升压关断
ERC-08 | PASS | GPIO0/BOOT 有 10 kΩ 上拉
ERC-09 | PASS | GPIO46 保持 10 kΩ 下拉（启动条件）
ERC-07b | PASS | HV_EN_REQ 有外部 100 kΩ 下拉 → 复位期间默认不请求升压
ERC-06b | PASS | DISP_ALLOW 有外部 100 kΩ 下拉 → 复位期间默认消隐
ERC-10 | PASS | EN RC = 10 kΩ + 1 µF（Espressif 推荐值）
ERC-11 | PASS | 14 个 IC 均有电源去耦电容
ERC-12 | PASS | HV5622 x2 = 64 路 ≥ 60 路（60 路已用）
ERC-13 | PASS | HV 网络 88 个（含阳极/阴极/采样/反馈）
ERC-14 | PASS | 3.3 V GPIO 与 DRV_VDD 域之间均有电平转换/隔离
ERC-15 | INFO | HV5622 VPP 设计最大 172 V < 推荐 220 V / 绝对最大 230 V；驱动逻辑 VDD 11.5 V 在 10.8–13.2 V 内
ERC-16 | INFO | BOM 状态分布: HOLD=6, PROVISIONAL=40, VERIFIED=181
ERC-17 | INFO | HV 间距/爬电距离尚未冻结（H07），PCB 规则当前为 1.0 mm 占位，不得据此投板

未解决项

以上为 design/build.py 生成的网表级检查；立创EDA 原生 ERC/DRC 尚未执行（H09）。

DRC 预检摘要（网表级，10 项）

QS30-6 REV.A 网表级 DRC 预检

由 design/drc_precheck.py 从设计数据库自动生成；14/14 项通过。

> 说明：这不是立创EDA 原生 DRC。布线/间距/孔径/天线禁布等必须在 EDA 中执行（H09）；本文件只做能机器验证的网表级隔离与端点检查，为 H07（高压间距）与 H09（EDA 规则）提供输入。

编号 | 结果 | 内容
D1 | PASS | HV 网络 88 个，端点全部在高压允许清单
D2 | PASS | 3.3 V 器件未直接连接 HV/DRV 网络
D3 | PASS | 12 V 域器件未连接到 3V3 网络
D4 | PASS | 60 路阴极网络均为 (HV5622 输出, 管座脚) 两端点
D5 | PASS | 6 路阳极网络均为 (限流电阻, 管座脚) 两端点
D6 | PASS | HV_BUS 端点 17 个：C49.2, C50.1, C51.1, C52.1, D20.1, R100.1, R27.1, R66.2, R67.1, R69.1, R75.1, R90.1, R92.1, R94.1, R96.1, R98.1, TP6.1
D7 | PASS | HV 网络测试点 ['TP19.1', 'TP6.1']（白名单 ['TP19', 'TP6']，须在丝印标注高压）
D8 | PASS | HV 网络已分配网络类别（间距规则 1.0 mm 占位，H07 定稿前不得投板）
D9 | PASS | 02_MCU 页 HV 器件检查：注意 ['R27(02_MCU)', 'R28(02_MCU)', 'R29(02_MCU)', 'R30(02_MCU)']（高压分压电阻画在 MCU 页，PCB 必须布置在高压区，见预布局 Z4）
D10 | PASS | HV 网络与 3V3 网络无共享器件（除电阻分压/限流，白名单已覆盖）
D11 | PASS | 封装草案：status=PROVISIONAL, pad_count=13, 脚号 1:1=通过, 猜测尺寸=无
D12 | PASS | 映射表 334 行，符号脚号=封装焊盘 1:1
D13 | PASS | BOM 227 行：重复位号 无，缺封装 无，HOLD 位号 6 个（不得进入可下单 BOM）
D14 | PASS | 证据模板 10 个；自动校验状态：已提交 0/7，通过 0/7

HV 网络清单（端点）

网络 | 类别 | 端点数 | 端点
A_MID1 | HV | 2 | R90.2, R91.1
A_MID2 | HV | 2 | R92.2, R93.1
A_MID3 | HV | 2 | R94.2, R95.1
A_MID4 | HV | 2 | R96.2, R97.1
A_MID5 | HV | 2 | R98.2, R99.1
A_MID6 | HV | 2 | R100.2, R101.1
A_T1 | HV | 2 | J31.2, R91.2
A_T2 | HV | 2 | J32.2, R93.2
A_T3 | HV | 2 | J33.2, R95.2
A_T4 | HV | 2 | J34.2, R97.2
A_T5 | HV | 2 | J35.2, R99.2
A_T6 | HV | 2 | J36.2, R101.2
BLEED_MID | HV | 3 | R67.2, R68.1, C53.1
CLAMP_N | HV | 3 | D21.1, C49.1, R66.1
COMP_N | HV | 4 | U20.1, C55.1, R72.1, Q23.3
CS_N | HV | 3 | R62.1, R63.1, Q20.3
FB_HV | HV | 4 | U20.2, R70.2, R71.1, C54.1
FB_MID | HV | 2 | R69.2, R70.1
HVS_MID | HV | 2 | R27.2, R28.1
HVS_NODE | HV | 3 | R28.2, R29.1, R30.1
HV_BUS | HV | 17 | R27.1, R90.1, R92.1, R94.1, R96.1, R98.1, R100.1, D20.1, C49.2, R66.2, C50.1, C51.1, C52.1, R67.1, R69.1, R75.1, TP6.1
K_T1_0 | HV | 2 | J31.3, U21.22
K_T1_1 | HV | 2 | J31.13, U21.21
K_T1_2 | HV | 2 | J31.12, U21.20
K_T1_3 | HV | 2 | J31.11, U21.19
K_T1_4 | HV | 2 | J31.10, U21.18
K_T1_5 | HV | 2 | J31.9, U21.17
K_T1_6 | HV | 2 | J31.7, U21.16
K_T1_7 | HV | 2 | J31.6, U21.15
K_T1_8 | HV | 2 | J31.5, U21.14
K_T1_9 | HV | 2 | J31.4, U21.13
K_T2_0 | HV | 2 | J32.3, U21.12
K_T2_1 | HV | 2 | J32.13, U21.11
K_T2_2 | HV | 2 | J32.12, U21.10

SPICE 验证摘要（仓库自带 minispice 求解器）

SPICE 验证（仓库自带 minispice 求解器）

1. 求解器自检（对照解析解）

测试 | 网表 | 指标 | 实测误差 | 判据 | 结果
RC 充电（τ=1 ms，5 V） | sim/spice_tests/01_rc.cir | max | V_sim - V_analytic | (V) | 1.838e-03 | < 0.01 | PASS
RL 电流上升（τ=100 µs，5 V/10 Ω） | sim/spice_tests/02_rl.cir | max | I_sim - I_analytic | (A) | 4.589e-04 | < 0.005 | PASS
二极管正向导通（Is=1e-9, N=1.05） | sim/spice_tests/03_diode.cir | | Vd_sim - Vd_analytic | (V) | 5.551e-17 | < 0.02 | PASS
B 源（V 跟随 + I 积分） | sim/spice_tests/07_b_source.cir | max | V(buf)-V(a) | (V) / max | V(c)-解析 | (V，扣除 2 步延迟) | 1.000e-02 | < 0.05 | PASS

2. 升压功率级（开环、D=0.73=DCM 工作点占空比）

- 网表：sim/spice_tests/04_boost_power_stage.cir
- 稳态输出：171.99 V；解析 DCM 预测 171.95 V（偏差 +0.02%）
- 输出纹波（最后一个开关周期）：8.7 mVpp（含开关边沿尖峰；单周期电荷法估算 9.0 mVpp）
- 电感电流：均值 200 mA，峰值 503 mA（DCM 峰值解析值 510 mA）
- 二极管导通时间 t2 = 0.70 µs；单周期电荷 0.179 µC ≈ 负载单周期电荷 0.190 µC（功率平衡自洽）
- 单周期能量平衡：输入 2.388 W，负载 2.553 W，电容储能变化 -263.3 mW，效率 95.9%（含后向欧拉数值阻尼；步长敏感性见下表）
- 开关节点峰值电压：172.5 V（≈Vout+二极管压降，无振铃模型）

与行为模型（S4，六管稳态）对照

项目 | 行为模型 S4（闭环） | SPICE 功率级（开环 DCM） | 说明
输出均值 | 172.08 V | 171.99 V | 闭环 vs 开环，占空比按 DCM 工作点取 0.73
电感峰值电流 | 2912 mA | 503 mA | 行为模型的“峰值”含启动浪涌 2.9 A，不能与稳态峰值直接比较
纹波 | 1106 mVpp | 9 mVpp | 行为模型纹波含控制器离散/极限环成分；SPICE 为功率级真实纹波

步长敏感性（同一网表，Csw=1 pF）

步长 | 网表 | Vout (V) | 纹波 (mVpp) | 电感峰值 (mA) | 效率
50 ns | sim/spice_tests/05_boost_h50ns.cir | 171.981 | 8.7 | 501 | 90.0%
20 ns | sim/spice_tests/05_boost_h20ns.cir | 171.985 | 8.7 | 502 | 94.4%
10 ns | sim/spice_tests/05_boost_h10ns.cir | 171.987 | 8.7 | 503 | 95.9%

纹波/电感峰值随步长几乎不变（<3%），效率随步长变细收敛（50→10 ns：89.9%→95.8%），说明效率偏差主要来自后向欧拉数值阻尼，而非电路行为。因此：纹波/峰值/电压比可直接采用 h=10 ns 结果；效率结论需按步长收敛后引用。

Coss 敏感性（工程提示）

把 100 pF 开关节点电容加入同一网表（代表 MOSFET Coss+布局电容，不做能量回收，sim/spice_tests/06_boost_coss100p.cir）：效率 95.9% → 91.0%；周期损耗 99 mW → 252 mW（增加 154 mW，½·C·V²·f ≈ 115 mW）。在 2.6 W 输出功率下这是显著项 → 必须选低 Coss 器件并实测（H06）。

3. 平均模型闭环（控制参数与 BOM 一致：CINT 22 µF / Ki 1.3e-4 / Kp 0.05）

开关级闭环需 ≈13000 个周期才稳定（>10□ 步，超出算力），因此用平均模型（去掉开关纹波、保留能量关系与同一组控制参数）验证闭环：

项目 | 启动/稳态模型 | 负载+输入阶跃模型
稳态输出 | 172.18 V（误差 3.3 mV） | 172.18 V（误差 2.0 mV）
输出电压范围（稳态） | 172.00–172.33 V | 168.28–172.33 V（输入阶跃最低点）
稳态占空比 | 0.931 | 0.935（输入跌到 11.4 V 后）
电感平均电流 / 峰值 | 219 mA / 300 mA | 340 mA / 711 mA（负载 +50%）
负载 +50%（0.15 s） | — | 下探 0.25 V，恢复 0 ms
输入 12→11.4 V（0.30 s） | — | 下探 3.90 V，恢复 8 ms
输入阶跃 12→11.4 V | — | 最终误差 3.3 mV

闭环判定：全部通过（8/8）。稳态量（172.18 V / 占空比 0.93 / iL≈219 mA）与设计计算自洽。

- 说明：本模型初值取工作点（启动暂态由行为模型 S1 覆盖），不含开关纹波，器件应力与纹波以第 2 节开关级结果为准；负载恢复 ≈158 ms 是当前 PI 参数（CINT 22 µF）下的结果——静态显示时每管恒有 1 路阴极导通，负载变化很小，故可接受；实际环路补偿（R72/C56）仍需在 H06 实测确认相位裕度。

3.5 独立 OVP 保护逻辑（行为模型，sim/boost_ovp_logic.cir）

在 SPICE 侧验证：触发 → 锁存 → 关断 → 泄放 → 受控复位 → 故障未消除则再次锁存。

厂商 ngspice 网表仍未执行（环境无 ngspice）；功率级 SPICE 已由 minispice 执行并通过解析解自检。

HOLD 证据状态（证据模板 + 自动校验）

HOLD 关闭证据自动校验报告

- 已提交 HOLD：0/7；通过：0
- 生成时间：由 design/evidence_check.py 运行

> 自动校验只检查数据是否齐全、是否落在设计判据内；HOLD 正式关闭仍需 HOLD_REGISTER.md 的人工签署。

HOLD | 状态 | 说明
H02 | 未提交 | 逐脚 0/156，工作点 0/42
H03 | 未提交 | 测量 0/30，视图 0/12，通断 0/26
H04 | 未提交 | 0/128
H05 | 未提交 | 0/11
H06 | 未提交 | 0/14
H07 | 未提交 | 0/10
H08 | 未提交 | 0/16

用法

1. 打开 docs/evidence/ 下对应 CSV，把 FILL 替换为实测值；
2. python design/evidence_check.py；
3. 通过后在 HOLD_REGISTER.md 记录签署人/日期/版本（自动校验不代替签审）。

当前无实物数据，0/7 已提交；框架已用合成数据自测（docs/evidence_selftest.md）。自动校验通过后仍需 HOLD_REGISTER 人工签署。

HOLD 进度看板（填写进度 + 关键路径）

HOLD 进度看板（证据填写 + 关键路径）

- 证据提交：0/7；判据通过：0/7
- 说明：DASH 由 design/hold_dashboard.py 从 docs/evidence/ 自动统计；自动校验不替代 HOLD_REGISTER.md 的人工签署。

HOLD | 模板填写进度 | 自动校验状态 | 关键路径 / 下一步
H02 | ---------- 0% (0/198) | 未提交 | 阻塞 H06 工作点与固件映射；先买 2–3 只 QS30-1 做单管夹具
H03 | ---------- 0% (0/81) | 未提交 | 唯一阻塞 PCB 封装的机械项；购样 13 脚管座后实测
H04 | ---------- 0% (0/192) | 未提交 | 阻塞固件通道 LUT；需要焊好的驱动板 + 低压测试负载
H05 | ---------- 0% (0/11) | 未提交 | 低压电源/ USB 供电实测；可与 H06 部分并行
H06 | ---------- 0% (0/14) | 未提交 | 高压工作点/OVP/泄放/浪涌/温升；需隔离测试区与差分探头
H07 | ---------- 0% (0/10) | 未提交 | 高压间距与爬电标准定稿；与 H03 封装尺寸联动
H08 | ---------- 0% (0/16) | 未提交 | 整机 RF；需外壳与整机装配

关键路径（按阻塞影响排序）

1. H03 管座实测 → 冻结 PCB 封装（唯一机械阻塞项）→ 才能投板；
2. H02 单管工作点 → 确认 Ea/Ra/电流 → H06 高压额定值；
3. H06 高压实测 → OVP/泄放/浪涌/温升 → 安全放行依据；
4. H04 walking-one → 冻结固件通道 LUT；
5. H05 低压实测 → 3.3 V/USB 供电验收；
6. H07 间距标准 → 写入 EDA 规则（与 H03 联动）；
7. H08 整机 RF → 装壳后验收（最后一项）。

当前可并行推进的软件侧工作

- 立创EDA 工程按 docs/lceda_implementation_guide.md 重建（H01/H09）；
- 固件通道映射以 docs/channel_mapping.csv 为输入，位序待 H04 回填；
- 高压/低压测试按 docs/test_plan.md 阶段 A–E 执行并回填证据模板。

由 design/hold_dashboard.py 自动统计；当前 0/7 已提交（无实物数据），关键路径 H03 → PCB 封装冻结、H02/H06 → 高压验证、H04 → 固

HOLD 签署与关闭联动

HOLD 签署与关闭联动报告

- 已关闭（CLOSED）：0；待签署（PENDING_SIGN）：0；未关闭（OPEN）：7；违规关闭（VIOLATION）：0
- 人工类（H01/H09）未签署：2

> 规则：CLOSED 需同时满足「自动证据判据通过」且「签署字段齐全」；证据未通过却签署 CLOSED 记为 VIOLATION。本报告由 design/hold_signoff.py 生成，签署表为 docs/HOLD_SIGNOFF.csv。

HOLD | 自动证据 | 签署人 | 日期 | 版本 | 决定 | 联动结果 | 备注
H01 | manual | FILL | FILL | FILL | OPEN | MANUAL |
H02 | missing | FILL | FILL | FILL | OPEN | OPEN |
H03 | missing | FILL | FILL | FILL | OPEN | OPEN |
H04 | missing | FILL | FILL | FILL | OPEN | OPEN |
H05 | missing | FILL | FILL | FILL | OPEN | OPEN |
H06 | missing | FILL | FILL | FILL | OPEN | OPEN |
H07 | missing | FILL | FILL | FILL | OPEN | OPEN |
H08 | missing | FILL | FILL | FILL | OPEN | OPEN |
H09 | manual | FILL | FILL | FILL | OPEN | MANUAL |

说明

- 自动证据：docs/hold_closure_report.md（未提交=missing，部分=partial，通过=complete，判据失败=fail）；
- 人工类 H01/H09 无 CSV 证据，需签署 + 附审查记录；
- 只有 CLOSED 才意味着该 HOLD 解除对投板/生产的阻塞；VIOLATION 必须撤销。

环路参数敏感性扫描（供 H06 补偿调整）

环路参数敏感性扫描（平均模型）

- 扫描：CINT ∈ [10.0, 22.0, 47.0] µF × Ki ∈ [65.0, 130.0, 260.0]e-6 × Kp ∈ [0.0, 0.05, 0.15] = 27 组；步长 20 µs，450 ms
- 场景：初值=工作点，150 ms 时输入 12→11.4 V（负载不变）；指标=电压下探、恢复(±1%)、稳态误差、末段峰峰值（振荡指示）

参考点与推荐

- BOM 参数（参考）：CINT 22 µF / Ki 1.3e-4 / Kp 0.05 → 下探 4.10 V，恢复 9 ms，稳态误差 3.3 mV
- 扫描最优：CINT 10 µF / Ki 2.60e-04 / Kp 0.15 → 下探 2.12 V，恢复 2 ms，末段峰峰 0.0 mV
- 稳定性：26/27 组无振荡（末段峰峰 <50 mV）；有振荡/失败 1 组

全部结果（按恢复时间排序）

CINT (µF)	Ki	Kp	稳态 (V)	误差 (mV)	下探 (V)	恢复 (ms)	末段峰峰 (mV)	稳定
10	2.60e-04	0.15	172.18	3.3	2.12	2	0.0	是 ★推荐
10	1.30e-04	0.15	172.18	3.3	2.15	2	0.0	是
22	2.60e-04	0.15	172.18	3.3	2.16	2	0.0	是
10	6.50e-05	0.15	172.18	3.2	2.17	2	0.2	是
22	6.50e-05	0.15	172.17	14.3	2.18	2	19.9	是
22	1.30e-04	0.15	172.18	3.0	2.17	2	0.5	是
47	2.60e-04	0.15	172.18	2.9	2.17	2	0.9	是
47	6.50e-05	0.15	172.00	176.8	2.18	2	95.0	否
47	1.30e-04	0.15	172.16	20.0	2.18	2	24.6	是
10	2.60e-04	0.05	172.18	3.3	3.77	3	0.0	是
10	1.30e-04	0.05	172.18	3.3	3.97	3	0.0	是
22	2.60e-04	0.05	172.18	3.3	3.99	4	0.0	是
10	6.50e-05	0.00	172.18	3.3	8.13	7	0.0	是
22	1.30e-04	0.00	172.18	3.3	8.22	8	0.0	是
10	6.50e-05	0.05	172.18	3.3	4.09	8	0.0	是
22	2.60e-04	0.00	172.18	3.3	7.49	8	0.0	是
47	2.60e-04	0.00	172.18	3.3	8.28	8	0.0	是
10	1.30e-04	0.00	172.18	3.3	7.37	8	0.0	是
22	1.30e-04	0.05	172.18	3.3	4.10	9	0.0	是 ←BOM
47	2.60e-04	0.05	172.18	3.3	4.11	10	0.0	是
22	6.50e-05	0.00	172.18	3.3	8.74	16	0.0	是
47	1.30e-04	0.00	172.18	3.3	8.78	17	0.0	是
22	6.50e-05	0.05	172.18	3.1	4.16	17	0.4	是
47	1.30e-04	0.05	172.18	3.0	4.16	19	0.6	是
10	2.60e-04	0.00	172.18	3.3	6.43	21	0.0	是
47	6.50e-05	0.00	172.18	3.2	9.10	34	0.0	是
47	6.50e-05	0.05	172.15	25.6	4.19	36	35.3	是

工程解读与边界

1. 现有参数稳定：BOM 参考点（CINT 22 µF）输入阶跃下探 4.10 V、恢复 9 ms；静态显示时每管恒有 1 路阴极导通、负载变化很小，故该响应可接受。
2. 加快环路的代价：减小 CINT 或增大 Ki 会缩短恢复时间，但需关注输入阶跃下探与末段振荡；扫描给出稳定边界，供 H06 调整 R72/C56 时参考。
3. 不等同于 UC3843 补偿设计：本模型是 PI 等效（电压模式平均模型），真实 UC3843 为电流模式 + Type-II 补偿（R72 10 k / C56 0.1 µF / C55 22 µF 软启动）；R72/C56 的最终取值必须由 H06 实测相位裕度确定，本扫描只提供趋势与稳定性边界。
4. 本扫描不含开关纹波/器件应力（见 spice_validation.md 第 2 节）与 OVP 逻辑（见 §3.5）。

PI 等效 ≠ UC3843 电流模式 Type-II 补偿；结论仅用于趋势与稳定边界，R72/C56 最终值须 H06 实测相位裕度确定。

OVP 时序回归（复位脉宽 + 锁存保持）

OVP 时序回归：复位脉冲宽度 + 锁存保持

- 模型：sim/boost_ovp_logic.cir（行为保护逻辑），步长 20 µs，仿真 900 ms
- 场景：反馈断路故障使输出升到 OVP；0.6 s 发一次复位脉冲（宽度扫描）；故障不消除时观察是否再次锁存。

结果

复位脉冲宽度 | 首次触发 (ms) | 释放锁存 | 释放时刻 (ms) | 再次锁存 | 最大电压 (V) | 最终锁存
无复位 | 1.14 | 否 | — | 否 | 201.28 | 是
0.2 ms | 1.14 | 是 | 600.28 | 是 | 201.45 | 是
0.5 ms | 1.14 | 是 | 600.28 | 是 | 201.45 | 是
1.0 ms | 1.14 | 是 | 600.28 | 是 | 201.45 | 是
2.0 ms | 1.14 | 是 | 600.28 | 是 | 201.53 | 是
5.0 ms | 1.14 | 是 | 600.28 | 是 | 201.92 | 是
10.0 ms | 1.14 | 是 | 600.28 | 是 | 201.92 | 是

结论

- 不复位时锁存保持：是（0.05 s 之后一直保持，输出安全泄放）
- 可靠复位的最小脉冲宽度：0.2 ms（更窄的脉冲可能无法释放锁存）
- 复位后再次锁存：是（故障未消除时应再次保护）
- 工程含义：MCU 复位脉冲需 ≥ 该最小宽度；固件应在 HV 低于 OVP 阈值后再执行复位，否则复位无效（等价 SCR 在 OVP 有效时不可关断）。

边界

本模型为行为级（非器件级 SCR）：忽略维持电流、门极触发延迟、结温与 dV/dt 误触发；上述时序窗口必须 H06 用实物验证并回填 docs/evidence/H06_hv.csv。

行为级 SCR 等效：最小可靠复位脉宽 0.2 ms；不复位时 0.9 s 保持；器件级时序仍须 H06 实测。

测试计划 □ 证据一致性（37 项，5 条规则）

测试计划 □ 证据一致性检查

由 design/test_plan_check.py 从 docs/test_plan.md（人读）+ docs/test_plan.csv（机读）自动生成；5/5 项通过。

编号 | 结果 | 内容
T1 | PASS | 37 项；阶段 ['A', 'B', 'C', 'D', 'E']；重复序号 无；非法状态 无
T2 | PASS | 每个测试项的 evidence_target 均指向存在的证据文件
T3 | PASS | 证据 CSV 10 个，全部被测试计划引用
T4 | PASS | 阶段□证据映射正确（C→H06、C0→H07、D→H02/H03、B→H04、E3→H08）
T5 | PASS | test_plan.md 序号 37 个，CSV 37 个，一致

测试项一览（阶段 / 证据目标 / 状态）

阶段 | 序号 | 测试 | 证据目标 | 状态
A | A1 | 12V 上电测五路电源 | H05:H05_power.csv | 待执行
A | A2 | 仅 USB-C 供电 | H05:H05_power.csv | 待执行
A | A3 | 电源切换四状态 | H05:H05_power.csv | 待执行
A | A4 | BOOT/RESET/EN 时序 | N/A:示波器截图 | 待执行
A | A5 | USB 原生下载与 UART0 恢复 | N/A:记录归档 | 待执行
A | A6 | GPIO 默认状态 | N/A:逻辑分析仪记录 | 待执行
A | A7 | Wi-Fi 峰值电流与 3V3 压降 | H05:H05_power.csv | 待执行
A | A8 | 按键/LED/I2C 预留 | N/A:目视记录 | 待执行
B | B1 | 3.3V→12V 电平转换 | N/A:示波器记录 | 待执行
B | B2 | 64bit 帧时序 | N/A:逻辑分析仪记录 | 待执行
B | B3 | walking-one 位序 | H04:H04_walking_one.csv | 待执行
B | B4 | 60 路通道映射 | H04:H04_walking_one.csv | 待执行
B | B5 | 消隐与全关 | N/A:示波器记录 | 待执行
B | B6 | 上电/复位默认态 | N/A:示波器记录 | 待执行
B | B7 | 更新流程 | N/A:逻辑分析仪记录 | 待执行
C | C0 | PCB 高压间距/爬电实测 | H07:H07_spacing.csv | 待执行
C | C1 | 空载/单管/六管稳态 | H06:H06_hv.csv | 待执行
C | C2 | 启动与软启动 | H06:H06_hv.csv | 待执行
C | C3 | 输入 11.4/12/12.6V | H06:H06_hv.csv | 待执行
C | C4 | 负载突变 6→1→6 | H06:H06_hv.csv | 待执行
C | C5 | 反馈分压开路 | H06:H06_hv.csv | 待执行
C | C6 | 输出短路 10Ω | H06:H06_hv.csv | 待执行
C | C7 | 输入突然断开 | H06:H06_hv.csv | 待执行
C | C8 | 浪涌电流 | H06:H06_hv.csv | 待执行
C | C9 | 阳极电阻单管短路 | H06:H06_hv.csv | 待执行
C | C10 | 长时运行 30min | H06:H06_hv.csv | 待执行
D | D1 | 逐脚限流点亮 | H02:H02_tube_pin_test.csv | 待执行
D | D2 | 起辉/熄灭电压 | H02:H02_tube_operating_point.csv | 待执行
D | D3 | 工作点 | H02:H02_tube_operating_point.csv | 待执行
D | D4 | 管座插拔 | H03:H03_socket_measurement.csv;H03:H03_socket_views.csv;H03:H03_socket_continuity.csv | 待执行
D | D5 | 批次记录 | H02:H02_tube_operating_point.csv | 待执行
E | E1 | 静态六位 000000–999999 | N/A:视频记录 | 待执行
E | E2 | 整机功耗与温升 | H05:H05_power.csv | 待执行
E | E3 | Wi-Fi 三状态干扰 | H08:H08_rf.csv | 待执行
E | E4 | 长时间显示与轮换 | N/A:记录归档 | 待执行
E | E5 | 故障注入 | N/A:记录归档 | 待执行
E | E6 | 失效状态与下载恢复 | N/A:记录归档 | 待执行

说明：evidence_target 为 HOLD:CSV 时，CSV 位于 docs/evidence/；N/A:* 表示该测试只需人工记录（截图/波形/视频），不进入自动证据判据。

BOM 选型复核（关键器件降额/替代料）

BOM 选型复核（关键器件降额/替代料/封装状态）

由 design/bom_review.py 从 bom/QS30-6_REV.A_BOM.csv 与设计应力生成；5/5 项自动检查通过。

设计应力：HV_BUS 172.18 V、OVP 198.8 V → 高压器件额定要求 ≥ 248 V（1.25×）；阳极电阻单管短路 1.48 W。

编号 | 结果 | 内容
H1 | PASS | 关键器件 14 个均在 BOM 中
H2 | PASS | L20 标注满足 Isat ≥5 A：220 µH ≥5 A 功率电感（Isat≥5A）
H3 | PASS | 高压器件额定电压 ≥ 248 V（HV_BUS/OVP ×1.25）
H4 | PASS | 阳极电阻 2 W，单管短路 1.48 W → 降额 74% ≤80%
H5 | PASS | 替代料/封装状态：均已列出替代料

关键器件复核表

位号 | 类别 | BOM 值 | 选型要求 | 选型理由 | 替代料
Q20 | 高压开关 | N-MOSFET 400 V/10 A | Vds ≥ 248 V | 400 V/10 A 覆盖 198.8 V OVP 与开关尖峰；Rds_on 0.55 Ω 决定导通损耗 | IRF840 / STP4N90K5（Vds≥500 V）
D20 | 升压二极管 | 1000 V 1 A 快恢复 | Vrrm ≥ 248 V | 1000 V 快恢复；1 A 平均足够（Iout≈15 mA，Ipk≈0.5 A） | US1M / ES1J（快恢复）
C49 | 高压电容 | 10 nF 630 V X7R | 额定 ≥ 248 V | 630 V X7R 吸收开关尖峰；DC 偏压下降容需实测 | 2×0.1 µF 串联提高耐压
C50 | 高压储能 | 10 µF 250 V 电解 | 额定 ≥ 248 V | 250 V 电解，172 V 下 45% 裕量；20 µF 决定纹波/保持时间 | 220 µF/250 V（体积换纹波）
C51 | 高压储能 | 10 µF 250 V 电解 | 额定 ≥ 248 V | 与 C50 并联 | 同 C50
C52 | 高压电容 | 0.1 µF 630 V | 额定 ≥ 248 V | 630 V 缓冲/去耦 | —
L20 | 升压电感 | 220 µH ≥5 A 功率电感（Isat≥5A） | Isat ≥ 5 A | 220 µH；启动浪涌 2.9–3.1 A，留 1.6× 裕量 | SUMIDA/CDRH 系列 ≥5 A 屏蔽
U21 | 高压驱动 | HV5622 32 路开漏高压驱动 | Vpp ≥ 200 V；32 通道 | 64 路=2×32；Vpp 覆盖 172 V + 余量；PQFP-44 散热焊盘 | HV5622 同型号替代需核对 Vpp/封装
U22 | 高压驱动 | HV5622 32 路开漏高压驱动 | Vpp ≥ 200 V；32 通道 | 同 U21 | 同 U21
U20 | PWM 控制器 | UC3843 电流型 PWM 控制器 | Vcc 12 V；DIP-8/SOIC-8 | 电流模式；封装需在结构与散热确定后冻结（WARN） | UC3843AN（DIP-8）或 SOIC-8 二选一
U23 | OVP 比较器 | OVP 比较器 | 开漏/推挽；SOIC-8 | LM393 双比较器，一路 OVP 一路故障 | LM2903（温度范围更宽）
R90 | 阳极限流 | 10 kΩ 2 W 厚膜 | 降额 ≤80%（1.48 W / 2 W） | 单管短路时 1.48 W；2512 2 W 需考虑温升降额 | 2×1 W 2512 串联/并联
F1 | 输入保护 | 1.5 A 自恢复保险丝 | 保持电流 ≥ 0.6 A；I²t 可承受浪涌 | 稳态 0.6 A；浪涌 2.9 A 短时 | 1.5 A/2 A PPTC
J1 | 输入端子 | DC12 IN 5.08mm 2P | ≥12 V/1 A | 12 V 输入 5.08 mm 2P（机械形式待结构确认） | 5.08 mm 2P 或 5.5×2.1 DC 座

说明

- 自动检查只覆盖能机器判定的降额/建议；温度降额、纹波电流、ESR、磁芯饱和曲线、封装热阻仍需器件手册与实测（H06/H07）；
- 本表不是可下单 BOM：所有 HOLD 关闭前不得释放 Gerber/下单（HOLD_REGISTER）。

固件约束清单（从设计数据库派生）

固件约束清单（从设计数据库派生）

由 design/firmware_constraints.py 自动生成；网络名/GPIO 从 netlist/QS30-6_REV.A_netlist.csv 与 docs/channel_mapping.csv 反查。

控制引脚（ESP32-S3 侧）

网络 | ESP32 引脚
DISP_DIN → DRV_DIN | U10.19（IO11）
DISP_CLK → DRV_CLK | U10.20（IO12）
DISP_LAT → DRV_LAT | U10.22（IO14）
DISP_ALLOW → DRV_BL | U10.8（IO15）
HV_EN_REQ | U10.9（IO16）
OVP_RST | U10.11（IO18）
HV_SENSE_ADC | U10.39（IO1）
HVF_NODE | U10.7（IO7）

帧与位序

- 帧长 64 bit（2×HV5622，器件 U21, U22）
- 已用通道 60 路；位序：MSB-first（bit63 先发），ch → bit = 63-ch（H04 待实测确认）

约束项

编号 | 约束 | 值 | 说明
F01 | 帧长度 64 位 | 64 | 2×HV5622（32 位/片），60 路已用、4 路备用；不得按 96 位或 60 位发送
F02 | 位序 | MSB-first，bit=63-ch | PROVISIONAL：必须由 B3 walking-one 实测回填 docs/channel_mapping.csv 后冻结
F03 | SPI 时钟 | ≤200 kHz，起始 100 kHz | CD40109B 电平转换 + 长线；先 100 kHz 验证，逐级提高
F04 | 时钟/锁存极性 | CLK 下降沿移位；LE 高装载 | 对应 HV5622 真值表（S15）；POL 硬接 DRV_VDD，固件不得控制 POL
F05 | 消隐 | MCU DISP_ALLOW(IO15) → CD40109B → DRV_BL；BL=0 → 全关 | 更新序列：BL=0 → 移位 → LE 脉冲 → BL=1；DRV_BL 有 10 kΩ 下拉，复位期间为安全态
F06 | 上电顺序依赖 | HV_EN_REQ 只在自检通过后置 1 | HV_EN = DRV_PG·FAULT_OK·HV_EN_REQ；DRV_VDD_EN = EXT12_PG·3V3_PG·HV_EN_REQ；HV_EN_REQ/DISP_ALLOW 均有下拉，复位期间不得为高
F07 | 故障响应 | HVF_NODE 高 → 锁存故障；FAULT_OK=0 → 硬件立即关 HV | HVF_NODE 经 R31/R32/C29/D7/D8 到 U8 比较器与 MCU IO7；固件读 IO7 判故障，不得自动反复复位
F08 | OVP 复位 | 脉宽 ≥0.2 ms，且仅当 HV<198.8 V | OVP 有效时复位无效（等价 SCR 不可关断）；建议先读 HV_SENSE_ADC 确认 <190 V 再复位
F09 | USB-only 供电 | 总电流 ≤500 mA | USB-C 默认电流；固件应在仅 USB 供电时禁止点亮或大幅降占空比
F10 | 显示范围 | 000000–999999，静态驱动 | 每管恒有 1 路阴极导通，无扫描；六位数字分别对应 J_T1..J_T6
F13 | 备用通道 | ch60–63 不使用（NC），发送时填 0 | 映射表 64 行中 60 路接 QS30-1、4 路预留；帧仍需发满 64 位
F11 | 恢复通道 | USB 原生下载 + UART0 | Boot/复位时序见测试计划 A4/A5；TXD0 无过冲
F12 | 版本与位序冻结 | 映射表 + 固件 LUT 同一版本号 | H04 通过后同时冻结 docs/channel_mapping.csv 与固件 LUT 哈希

与设计/HOLD 的对应

- F05/F06 对应 design_decisions.md 门控与下拉设计（ER-14/ER-16）；
- F08 对应 docs/ovp_timing.md（复位脉宽 ≥0.2 ms、仅 HV<阈值）；
- F02 冻结依赖 H04（walking-one）；F09 依赖 H05（USB 电流实测）；
- 本清单不替代固件测试计划（docs/test_plan.md 阶段 A/B/E）。

GPIO/网络名不手写：由 design/firmware_constraints.py 从网表+映射表反查；位序 H04 实测前为 PROVISIONAL。

文档关键数字一致性（防跨文档漂移）

文档关键数字一致性检查

由 design/doc_number_check.py 自动生成；5/5 项通过。

编号 | 结果 | 内容
C1 | PASS | README 与 design_decisions 均包含关键数字
C2 | PASS | 当前状态文档无废弃旧值
C3 | PASS | 平均模型判据数量为 8/8
C4 | PASS | 审查包实际 29 页，CHANGELOG 最后记录 29 页
C5 | PASS | 机器结果一致（design_summary/spice/drc/test_plan）

当前关键数字（单一事实来源：机器可读结果）

项目 | 值
HV_BUS 稳态 | 172.18 V（误差 3 mV）
OVP 阈值 / 首次触发 | 198.8 V / 198.92 V
功率级 SPICE 输出/效率 | 171.99 V / 95.9%
平均模型闭环判据 | 8/8
OVP 保护逻辑判据 | 7/7
器件/引脚/网络/通道 | 227 / 736 / 172 / 60
ERC / DRC 预检 | 0/0 错误告警 / 14/14
测试计划一致性 | 5/5
审查包 | 29 页

单一事实来源=机器可读结果（design_summary/spice_validation/drc/test_plan）；本轮抓到并修正 4 处漂移。

热与浪涌复核（HV5622 温升 / PPTC 浪涌）

热与浪涌复核（HV5622 功耗 / PPTC 启动浪涌）

> 本复核的器件参数（HV5622 静态电流、Von、PQFP-44 Rth_ja、PPTC I²t）尚未从手册核实，全部用参数区间表达；结论只作 H06 实测的预期范围，不是验证数据。

1. HV5622 驱动 IC 功耗与温升估算

- 静态驱动：每管恒有 1 路阴极导通 → 每片 HV5622 同时导通 3 路；
- 单通道电流 2.36 mA（H02 期望 1.5–3 mA 中点），DRV_VDD = 11.45 V；

假设 VDD 静态电流 | 假设 Von | 导通损耗 | 静态损耗 | 合计 | 温升 @Rth=40/60/80 °C/W
1 mA | 1.0 V | 7.1 mW | 11 mW | 19 mW | 0.7 / 1.1 / 1.5 °C
1 mA | 2.0 V | 14.2 mW | 11 mW | 26 mW | 1.0 / 1.5 / 2.0 °C
1 mA | 3.0 V | 21.2 mW | 11 mW | 33 mW | 1.3 / 2.0 / 2.6 °C
3 mA | 1.0 V | 7.1 mW | 34 mW | 41 mW | 1.7 / 2.5 / 3.3 °C
3 mA | 2.0 V | 14.2 mW | 34 mW | 49 mW | 1.9 / 2.9 / 3.9 °C
3 mA | 3.0 V | 21.2 mW | 34 mW | 56 mW | 2.2 / 3.3 / 4.4 °C
5 mA | 1.0 V | 7.1 mW | 57 mW | 64 mW | 2.6 / 3.9 / 5.1 °C
5 mA | 2.0 V | 14.2 mW | 57 mW | 71 mW | 2.9 / 4.3 / 5.7 °C
5 mA | 3.0 V | 21.2 mW | 57 mW | 78 mW | 3.1 / 4.7 / 6.3 °C

- 估算温升范围 0.7–6.3 °C（环境 25 °C → 结温约 26–31 °C），远低于常规 125 °C 结温上限；
- 结论：HV5622 热风险低（60 路并非同时导通，静态驱动只有 6 路同时导通）；但仍需 H06 实测 U21/U22 表面温升与 VDD 电流，确认手册参数。

2. PPTC 与启动浪涌（来自行为模型 S1 波形）

- 启动电感电流峰值 3.12 A（5.1 ms）；
- 启动 60 ms 内 ∫i²dt ≈ 0.0010 A²·s；超 1.5 A 持续时间 ≈ 0.1 ms；
- 判据（工程经验量级，待手册确认）：I²t < 0.1 A²·s（典型 1812 PPTC 下限），超保持电流时间 < 50 ms → 通过（预期不误动作）

项 | 结果 | 判据 | 结论
峰值电流 | 3.12 A | PPTC 1.5 A 保持（短时可超） | 需实测波形
I²t | 0.0010 A²·s | <0.1（典型 1812 PPTC 下限） | PASS
超 1.5 A 时间 | 0.1 ms | <50 ms | PASS

3. 待关闭项

- PPTC 手册 I²t / 触发时间曲线未核实 → 新增 open_issues I-25；H05/H06 实测必须记录启动波形；
- HV5622 手册的 VDD 静态电流、Von、PQFP-44 热阻未核实 → 实测 U21/U22 温升与 VDD 电流；
- 本复核不改变任何 BOM 选型；若实测温升或 PPTC 误动作，按 D-29/CHANGELOG 流程变更。

投板前检查清单（自动汇总 → RELEASE BLOCKED）

投板前检查清单（自动汇总）

当前状态：□ RELEASE BLOCKED — 不得投板 / 下单 / 释放 Gerber

- 机器检查：11/11 通过；HOLD：CLOSED 0/9；未关闭 9 项
- 判定依据：任一 HOLD 未 CLOSED，或任一机器检查 FAIL → RELEASE BLOCKED。本脚本不会自动放行，最终放行必须人工在 HOLD_REGISTER.md 签署。

1. 机器检查

检查 | 结果 | 详情
ERC（19 项，0 错 0 警） | PASS | 器件 227/引脚 736/网络 172/通道 60；错误 0 告警 0
DRC 预检（14 项） | PASS | 14/14
SPICE 自检 4/4 | PASS | RC/RL/二极管/B 源
开关级功率级 | PASS | Vout 171.99 V，效率 95.9%
平均模型闭环 8/8 | PASS | 8/8
OVP 保护逻辑 7/7 | PASS | 首次触发 198.92 V，峰值 201.92 V
测试计划一致性 5/5 | PASS | 5/5
BOM 选型复核 5/5 | PASS | 5/5
文档一致性 5/5 | PASS | 5/5
热/浪涌复核 | PASS | HV5622 温升 0.7–6.3 °C；启动峰值 3.12 A；I^2t 0.0010 A^2s
固件约束派生 | PASS | 13 条；帧 64 bit；8 控制脚

2. HOLD 状态（来自签署联动报告）

HOLD | 状态
H01 | MANUAL
H02 | OPEN
H03 | OPEN
H04 | OPEN
H05 | OPEN
H06 | OPEN
H07 | OPEN
H08 | OPEN
H09 | MANUAL

3. 投板前必须关闭/冻结的事项

事项 | 解除条件 | 关联
H01 旧基线原理图/PCB 原件 | 需原始工程文件与版本确认 | H01
H02 QS30-1 六管工作点/脚位实测 | 需实物管 + 单管夹具 | H02
H03 13 脚管座实测 → 封装冻结（14 个 TBD 字段） | 需购样管座 + 卡尺/影像仪 | H03
H04 walking-one 位序回填（当前 PROVISIONAL） | 需焊好的驱动板 + 低压测试负载 | H04
H05 低压电源/USB 实测 | 需样机（低压部分） | H05
H06 高压实测（含 OVP 时序/温升/Coss/PPTC） | 需隔离测试区 + 差分探头 | H06
H07 高压间距/爬电标准定稿 | 需结构/标准输入 + PCB | H07
H08 整机 RF（装壳后） | 需外壳与整机 | H08
H09 立创EDA 工程与原生 ERC/DRC 验收 | 需立创EDA + 人工审查 | H09
U20 封装冻结（DIP-8 / SOIC-8） | 结构与散热确定后二选一 | D-29
HV5622 手册参数（VDD 电流/Von/Rth_ja） | 需厂商手册核实 | thermal_review
PPTC 手册 I^2t / 触发曲线 | 需厂商手册 + H05/H06 波形 | I-25

4. 放行流程（人工）

1. 实物测试 → 回填 docs/evidence/*.csv → python design/evidence_check.py 判据通过；
2. 在 docs/HOLD_SIGNOFF.csv 填写签署人/日期/版本并决定 CLOSED → python design/hold_signoff.py；
3. 重建原生 EDA 工程并跑 ERC/DRC（H09），记录到 docs/；
4. 重新运行本清单：状态变为"机器检查全绿"且所有 HOLD=CLOSED；
5. 人工复核后按 HOLD_REGISTER.md 签署放行，才允许生成/释放 Gerber。

> 摘要：本设计当前不具备投板条件——所有阻塞均需实物数据或原生 EDA，不是软件侧可关闭项；已执行部分见审查包与各检查报告。

总交接页（交付物索引 / 证据分级 / HOLD 解除路径）

QS30-6 REV.A 工程交接总页（HANDOVER）

版本：REV.A ｜ 更新：2026-10-18 ｜ 状态：软件侧工程包完成，实物侧未开始，禁止投板/下单

> 本页是全部交付物的单一入口。所有数字均由机器可读结果生成，跨文档一致性由
> design/doc_number_check.py（5/5 PASS）守护；任何"已完成"的表述都对应可复现命令。

1. 结论（先读这一段）

维度 | 状态 | 依据
原理图/网表/BOM/封装草案/预布局 | 已完成（软件侧） | 227 器件 / 736 引脚 / 172 网络 / 60 通道；ERC 19 项 0 错 0 警；DRC 预检 14/14
升压 + OVP 仿真 | 已完成（软件侧，分级证据） | 开关级 SPICE 171.99 V/95.9%；平均模型闭环 8/8；OVP 保护逻辑 7/7；OVP 时序 7 组；行为模型 S1–S10
封装冻结（管座） | 未冻结 | 13 脚管座实测 H03 未提交（14 个 TBD 字段，脚本校验"无猜测尺寸"）
实物验证（H02–H08） | 未开始 | 证据模板 0/7 已提交（hold_closure_report.md）
原生 EDA 工程/ERC/DRC（H01/H09） | 未执行 | 环境无立创EDA/KiCad（open_issues.md I-19/I-20）
投板/下单/Gerber | □ RELEASE BLOCKED | preflight_checklist.md：机器检查 11/11 PASS，但 HOLD CLOSED 0/9

2. 交付物索引

2.1 仿真与证据（已执行）

交付物 | 路径 | 状态/要点
SPICE 验证报告（自检+功率级+平均模型+OVP） | sim/results/spice_validation.md | 4 项自检/功率级 171.99 V/闭环 8/8/OVP 7/7
平均模型闭环与阶跃 | sim/boost_averaged*.cir、spice_averaged_closed_loop.png | 172.18 V、duty 0.931、负载 0.25 V、输入 3.90 V/8 ms
OVP 保护逻辑 + 时序 | sim/boost_ovp_logic.cir、spice_ovp_latch.png、docs/ovp_timing.md | 触发 198.92 V；复位最小脉宽 0.2 ms；不复位保持
环路参数扫描 | docs/loop_scan.md、loop_scan_heatmap.png | 27 组；Kp 主导下探；26/27 稳定
行为模型 S1–S10 | design/sim_boost.py、sim/results/ | 启动/空载/短路/泄放/OVP 锁存
收敛性 | sim/results/convergence.md | Ts/80 收敛（≤0.4%）
未执行 厂商 ngspice/LTspice 网表 | sim/boost_uc3843.cir | 参考网表，文件头已注明；开关级闭环受算力限制（I-23）

2.2 设计数据与文档

交付物 | 路径
逐引脚网表 / BOM / 通道映射 | netlist/QS30-6_REV.A_netlist.csv、bom/QS30-6_REV.A_BOM.csv、docs/channel_mapping.csv
管座符号规范 / 封装草案 / 1:1 校对页 | symbols/QS30-1_symbol_spec.json、symbols/QS30-1_socket_footprint_draft.json、docs/footprint/QS30-1_管座_1比1校对页.pdf
原理图 PDF / 系统框图 / 预布局 | docs/schematic/QS30-6_REV.A_原理图连接表.pdf、docs/prelayout/QS30-6_REV.A_prelayout.pdf
审查包（29 页） | docs/QS30-6_REV.A_审查包.pdf
ERC / DRC 预检 / 规则矩阵 | docs/erc_report.md、docs/drc_precheck.md、docs/pcb_rule_matrix.csv
测试计划 + 机器可读一致性 | docs/test_plan.md、docs/test_plan.csv、docs/test_plan_check.md
固件约束（派生） | docs/firmware_constraints.md
BOM 选型复核 / 热浪涌复核 | docs/bom_review.md、docs/thermal_review.md
投板前检查清单 | docs/preflight_checklist.md
决策/问题/来源/变更/冻结登记 | design_decisions.md、open_issues.md、source_register.md、REV_A_CHANGELOG.md、HOLD_REGISTER.md

2.3 HOLD 证据与签署

交付物 | 路径
10 个证据模板（期望值自动填入） | docs/evidence/
自动校验报告（当前 0/7 已提交） | docs/hold_closure_report.md
进度看板 + 关键路径 | docs/hold_dashboard.md
签署联动（CLOSED=证据通过+人工签审） | docs/HOLD_SIGNOFF.csv、docs/hold_signoff_report.md
框架自测（合成数据，证明判据有效） | docs/evidence_selftest.md

3. 设计基线数字（单一事实来源）

- 器件 227 / 引脚 736 / 网络 172 / 已用通道 60（2×HV5622，64 路中 4 路备用）；
- HV_BUS 172.18 V；OVP 198.8 V（SPICE 首次触发 198.92 V）；功率级效率 95.9%；

先读此页：软件侧完成并可从零复现；实物侧 0/9 HOLD 关闭 → 禁止投板/下单。

QS30-6 REV.A　系统框图 / 电源树 / 安全使能链

粗线=功率路径，细线=信号；标号为原理图网络名。所有门控在硬件中建立默认关断状态。

J1 12 V DC 输入
F1 PPTC 1.5 A / D1 SMBJ16A TVS / D2 SS54 反接保护

EXT12

EXT12 保护后 12 V
供：5V buck / DRV_VDD 开关 / 升压开关

U1 TPS54202 12V→5.08V/2A
L1 10µH · C6 22µF · EN UVLO≈4.8 V

D3/D4 双肖特基 OR
EXT5 / VBUS → 5V_SYS，反向阻断，无回灌

3V3

U2 SY8089A 5V→3.315V/2A
L2 2.2µH · C11 22µF · 3.3 V 预算 800 mA

U10 ESP32-S3-WROOM-1-N8
GPIO11/12/14 = DIN/CLK/LAT · GPIO15 = DISP_ALLOW · GPIO16 = HV_EN_REQ · GPIO1 = HV_SENSE · GPIO7 = HV_FAULT_N · GPIO19/20 = USB D-/D+ · GPIO43/44 = UART0 · 天线端伸出板边 + 禁布区

VBUS

J2 USB-C 16P (2.0 device)
CC1/CC2 5.1 kΩ · U11 USBLC6-2SC6 ESD · 22 Ω 串联 · VBUS 仅逻辑下载

DISP_DIN/CLK/LAT/ALLOW

HV_EN_REQ

Q1 DRV_VDD 高边开关
默认关断（栅极 100 kΩ 上拉到 EXT12）
DRV_VDD ≈ 11.5 V → HV5622 VDD

DRV_VDD_EN

电源监控 + 硬件使能门控
U5/U8 LM393 + U6 TL431(2.5 V) + U7 74HC08
EXT12_PG(11.0 V) · 3V3_PG(3.11 V) · DRV_PG(10.41 V) · FAULT_OK
DRV_VDD_EN = EXT12_PG·3V3_PG·HV_EN_REQ
HV_EN = DRV_PG·FAULT_OK·HV_EN_REQ

U3/U4 CD40109B 电平转换
3.3 V → 12 V：DIN/CLK/LAT/ALLOW + HV_EN_REQ
VCC=3V3, VDD=DRV_VDD；EN=3V3，3V3 失电即高阻
12 V 域全部 10 kΩ 下拉（BL 低=消隐）

DRV_*

U21/U22 HV5622 (PQFP-44) x2
32+32=64 路开漏，60 路用于 6×10 数字阴极
VDD=DRV_VDD · POL≡DRV_VDD · BL 低=全关
DATA 级联：U21→U22，帧长 64 bit

EXT12

HV_EN

DRV_PG/FAULT_OK

12 V → 172 V 升压 (U20 UC3843)
fsw≈78 kHz · L20 220 µH (Isat≥5 A) · Q20 IRF740 · D20 UF4007
C50/C51 20 µF/250 V · R67/R68 200 kΩ 泄放（172→50 V≈3.8 s）
HV_EN → Q26/Q27 高边开关（默认关断）

独立硬件过压保护 / 锁存
U23 LM393 + U24 TL431 · 门限 198.8 V (2.5 V·1519.1/19.1)
OVP_SET → Q21/Q22 分立 SCR 锁存 → Q23 拉低 COMP，Q24 拉低 HV_FAULT_N；Q25 由 GPIO18 受控复位

HV_BUS 172 V
C50/C51/C52 · 反馈 2×750 k/22.1 k
R27/R28 1 MΩ×2 分压 → ADC1_CH0（1.70 V @172 V）

172 V

六路阳极限流
每管 2×10 kΩ/2 W 串联 = 20 kΩ
正常工作 ≈2.35 mA；单管短路耗散 ≈1.45 W

J31..J36 QS30-1 管座
13 脚 1:1 映射；1/8 脚不接
阴极 → HV5622 HVOUT（60 路）

注：DRV_VDD / HV_BUS / 阴极网络按 HV 或 DRV 网络类别设置 PCB 规则；天线禁布区与高压区间距见预布局图（H07/H08 未关闭）。

帧长由 96 bit（3 片）修正为 64 bit（2 片，32×2），详见 REV_A_CHANGELOG.md。

QS30-6 REV.A　01 电源输入与保护 / 12V-5V-3.3V / DRV_VDD 负载开关

连接表式原理图：每引脚列出 引脚号/名称 → 网络。网络颜色 红=HV 橙=DRV_VDD域 蓝=电源 紫=USB差分 绿=信号 灰=GND。与 CSV 网表同源生成。

J1 DC-005-5.08-2P
[TERM-2] DC12 IN 5.08mm 2P PROVISIONAL

1	1	EXT12_RAW
2	2	GND

D2 SS54
[SMB] 40 V 5 A 肖特基 VERIFIED

1	K	EXT12
2	A	EXT12_F

C3 100nF/50V
[0603] 0.1 µF 50 V X7R VERIFIED

1	1	EXT12
2	2	GND

R2 33k
[0603] 33 kΩ 1% VERIFIED

1	1	EN_U1
2	2	GND

L1 10uH/3A
[0630] 10 µH 3 A 屏蔽功率电感 PROVISIONAL

1	1	SW_U1
2	2	EXT5

C6 22uF/10V
[0805] 22 µF 10 V X5R VERIFIED

1	1	EXT5
2	2	GND

D4 SS14
[SMA] 40 V 1 A 肖特基 VERIFIED

1	K	5V_SYS
2	A	VBUS

U2 SY8089AAAC
[SOT-23-5] SY8089A 5V->3.3V 2A VERIFIED

1	EN	EN_U2
2	GND	GND
3	LX	SW_U2
4	IN	5V_SYS
5	FB	FB_U2

R6 100k
[0603] 100 kΩ 1% VERIFIED

1	1	3V3
2	2	FB_U2

C12 100nF/16V
[0603] 0.1 µF 16 V X7R VERIFIED

1	1	3V3
2	2	GND

Q2 2N7002
[SOT-23] N-MOSFET 60 V VERIFIED

1	G	Q2_G
2	S	GND
3	D	Q1_G

C13 10uF/25V
[1206] 10 µF 25 V X5R VERIFIED

1	1	DRV_VDD
2	2	GND

F1 PPTC-1.5A-1812
[1812] 1.5 A 自恢复保险丝 PROVISIONAL

1	1	EXT12_RAW
2	2	EXT12_F

C1 100uF/25V
[8x10.5 SMD] 100 µF 25 V 电解 VERIFIED

1	1	EXT12
2	2	GND

U1 TPS54202DDCR
[SOT-23-6] TPS54202 12V->5.0V 2A VERIFIED

1	GND	GND
2	SW	SW_U1
3	VIN	EXT12
4	FB	FB_U1
5	EN	EN_U1
6	BOOT	BOOT_U1

C5 100nF/50V
[0603] 0.1 µF 50 V X7R VERIFIED

1	1	BOOT_U1
2	2	SW_U1

R4 13.3k
[0603] 13.3 kΩ 1% VERIFIED

1	1	FB_U1
2	2	GND

D3 SS14
[SMA] 40 V 1 A 肖特基 VERIFIED

1	K	5V_SYS
2	A	EXT5

C9 100nF/16V
[0603] 0.1 µF 16 V X7R VERIFIED

1	1	5V_SYS
2	2	GND

C10 10uF/10V
[0805] 10 µF 10 V X5R VERIFIED

1	1	5V_SYS
2	2	GND

R7 22.1k
[0603] 22.1 kΩ 1% VERIFIED

1	1	FB_U2
2	2	GND

Q1 DMP3098L
[SOT-23] P-MOSFET 30 V/3.8 A PROVISIONAL

1	G	Q1_G
2	S	EXT12
3	D	DRV_VDD

R9 100Ω
[0603] 100 Ω 1% VERIFIED

1	1	DRV_VDD_EN
2	2	Q2_G

C14 100nF/50V
[0603] 0.1 µF 50 V X7R VERIFIED

1	1	DRV_VDD
2	2	GND

D1 SMBJ16A
[SMB] TVS 16 V 单向 PROVISIONAL

1	K	EXT12_F
2	A	GND

C2 1uF/50V
[1206] 1 µF 50 V X7R VERIFIED

1	1	EXT12
2	2	GND

R1 100k
[0603] 100 kΩ 1% VERIFIED

1	1	EXT12
2	2	EN_U1

C4 10uF/25V
[1206] 10 µF 25 V X5R VERIFIED

1	1	EXT12
2	2	GND

R3 100k
[0603] 100 kΩ 1% VERIFIED

1	1	EXT5
2	2	FB_U1

C7 100nF/16V
[0603] 0.1 µF 16 V X7R VERIFIED

1	1	EXT5
2	2	GND

C8 22uF/10V
[0805] 22 µF 10 V X5R VERIFIED

1	1	5V_SYS
2	2	GND

R5 100k
[0603] 100 kΩ 1% VERIFIED

1	1	5V_SYS
2	2	EN_U2

L2 2.2uH/3A
[0520] 2.2 µH 3 A 屏蔽功率电感 PROVISIONAL

1	1	SW_U2
2	2	3V3

C11 22uF/6.3V
[0805] 22 µF 6.3 V X5R VERIFIED

1	1	3V3
2	2	GND

R8 100k
[0603] 100 kΩ 1% VERIFIED

1	1	EXT12
2	2	Q1_G

R10 100k
[0603] 100 kΩ 1% VERIFIED

1	1	Q2_G
2	2	GND

QS30-6 REV.A　02 ESP32-S3-WROOM-1-N8 与 USB-C / UART0 / 按键接口

连接表式原理图：每引脚列出 引脚号/名称 → 网络。网络颜色 红=HV 橙=DRV_VDD域 蓝=电源 紫=USB差分 绿=信号 灰=GND。与 CSV 网表同源生成。

U10 ESP32-S3-WROOM-1-N8

[WROOM-1 41pad] ESP32-S3 8MB Flash 无 PSRAM VERIFIED

1	GND	GND	15	IO3	NC	29	IO36	NC
2	3V3	3V3	16	IO46	GPIO46_STRAP	30	IO37	NC
3	EN	EN_MCU	17	IO9	I2C_SCL	31	IO38	NC
4	IO4	KEY_SET	18	IO10	NC	32	IO39	NC
5	IO5	KEY_PLUS	19	IO11	DISP_DIN	33	IO40	NC
6	IO6	KEY_MINUS	20	IO12	DISP_CLK	34	IO41	NC
7	IO7	HVF_NODE	21	IO13	EXP_IO13	35	IO42	NC
8	IO15	DISP_ALLOW	22	IO14	DISP_LAT	36	IO44/RXD0	UART0_RX
9	IO16	HV_EN_REQ	23	IO21	EXP_IO21	37	IO43/TXD0	UART0_TX
10	IO17	STATUS_LED	24	IO47	NC	38	IO2	NC
11	IO18	OVP_RST	25	IO48	NC	39	IO1	HV_SENSE_ADC
12	IO8	I2C_SDA	26	IO45	NC	40	GND	GND
13	IO19	USB_DM_MCU	27	IO0	BOOT_N	41	GND/EP	GND
14	IO20	USB_DP_MCU	28	IO35	NC			

C16 22uF

[0805] 22uF 6.3V VERIFIED

1	1	3V3
2	2	GND

C17 1uF

[0603] 1uF 16V VERIFIED

1	1	3V3
2	2	GND

C18 100nF

[0603] 100nF 16V VERIFIED

1	1	3V3
2	2	GND

R11 10k

[0603] 10 kΩ 1% VERIFIED

1	1	3V3
2	2	EN_MCU

C19 1uF/16V

[0603] 1 µF 16 V X7R VERIFIED

1	1	EN_MCU
2	2	GND

SW1 TS-1187A

[4P 6x6 SMD] 复位按键 PROVISIONAL

1	1	EN_MCU
2	2	GND

SW2 TS-1187A

[4P 6x6 SMD] BOOT 按键 PROVISIONAL

1	1	BOOT_N
2	2	GND

R12 10k

[0603] 10 kΩ 1% VERIFIED

1	1	3V3
2	2	BOOT_N

R13 10k

[0603] 10 kΩ 1% VERIFIED

1	1	GPIO46_STRAP
2	2	GND

J2 USB-C-16P-2.0

[SMD 16P] USB-C 母座 16P USB2.0 PROVISIONAL

A1	GND	GND	B5	CC2	CC2			
A4	VBUS	VBUS	B6	D+	USB_DP_CON			
A5	CC1	CC1	B7	D-	USB_DM_CON			
A6	D+	USB_DP_CON	B8	SBU2	NC			
A7	D-	USB_DM_CON	B9	VBUS	VBUS			
A8	SBU1	NC	B12	GND	GND			
A9	VBUS	VBUS	S1	SHIELD	SHIELD			
A12	GND	GND	S2	SHIELD	SHIELD			
B1	GND	GND	S3	SHIELD	SHIELD			
B4	VBUS	VBUS	S4	SHIELD	SHIELD			

R14 5.1k

[0603] 5.1 kΩ 1% VERIFIED

1	1	CC1
2	2	GND

R15 5.1k

[0603] 5.1 kΩ 1% VERIFIED

1	1	CC2
2	2	GND

R16 1M

[0603] 1 MΩ 1% VERIFIED

1	1	SHIELD
2	2	GND

C20 4.7nF/50V

[0603] 4.7 nF 50 V X7R VERIFIED

1	1	SHIELD
2	2	GND

U11 USBLC6-2SC6

[SOT-23-6] USB ESD 保护 VERIFIED

1	I/O1	USB_DP_CON
2	GND	GND
3	I/O2	USB_DM_CON
4	I/O2	USB_DM_ESD
5	VBUS	VBUS
6	I/O1	USB_DP_ESD

C21 1uF/16V

[0603] 1 µF 16 V X7R VERIFIED

1	1	VBUS
2	2	GND

C22 100nF/16V

[0603] 0.1 µF 16 V X7R VERIFIED

1	1	VBUS
2	2	GND

J3 HDR-1x6-2.54

[2.54mm] UART0 拔插排针 1x6 VERIFIED

1	1	GND
2	2	UART_3V3_REF
3	3	UART0_TX_H
4	4	UART0_RX
5	5	EN_MCU
6	6	BOOT_N

R17 22Ω

[0402] 22 Ω 1% PROVISIONAL

1	1	USB_DP_ESD
2	2	USB_DP_MCU

R18 22Ω

[0402] 22 Ω 1% PROVISIONAL

1	1	USB_DM_ESD
2	2	USB_DM_MCU

C23 10pF/50V　[DNP]

[0402] 10 pF 50 V PROVISIONAL

1	1	USB_DP_MCU
2	2	GND

C24 10pF/50V　[DNP]

[0402] 10 pF 50 V PROVISIONAL

1	1	USB_DM_MCU
2	2	GND

R19 499Ω

[0603] 499 Ω 1% VERIFIED

1	1	UART0_TX
2	2	UART0_TX_H

R20 0Ω　[DNP]

[0603] 0 Ω VERIFIED

1	1	3V3
2	2	UART_3V3_REF

SW3 TS-1187A

[4P 6x6 SMD] SET 按键 PROVISIONAL

1	1	KEY_SET
2	2	GND

SW4 TS-1187A

[4P 6x6 SMD] PLUS 按键 PROVISIONAL

1	1	KEY_PLUS
2	2	GND

SW5 TS-1187A

[4P 6x6 SMD] MINUS 按键 PROVISIONAL

1	1	KEY_MINUS
2	2	GND

R21 10k

[0603] 10 kΩ 1% VERIFIED

1	1	KEY_SET
2	2	3V3

R22 10k

[0603] 10 kΩ 1% VERIFIED

1	1	KEY_PLUS
2	2	3V3

R23 10k

[0603] 10 kΩ 1% VERIFIED

1	1	KEY_MINUS
2	2	3V3

C25 100nF/16V

[0603] 0.1 µF 16 V X7R VERIFIED

1	1	KEY_SET
2	2	GND

C26 100nF/16V

[0603] 0.1 µF 16 V X7R VERIFIED

1	1	KEY_PLUS
2	2	GND

C27 100nF/16V

[0603] 0.1 µF 16 V X7R VERIFIED

1	1	KEY_MINUS
2	2	GND

02 ESP32-S3-WROOM-1-N8 与 USB-C / UART0 / 按键接口（续）

LED1 LTST-C190KRKT
[0603] 红色 LED VERIFIED
1 K GND
2 A LED1_A

R24 1k
[0603] 1 kΩ 1% VERIFIED
1 1 STATUS_LED
2 2 LED1_A

R25 4.7k [DNP]
[0603] 4.7 kΩ 1% VERIFIED
1 1 3V3
2 2 I2C_SDA

R26 4.7k [DNP]
[0603] 4.7 kΩ 1% VERIFIED
1 1 3V3
2 2 I2C_SCL

R27 1M
[1206] 1 MΩ 1% 1206 PROVISIONAL
1 1 HV_BUS
2 2 HVS_MID

R28 1M
[1206] 1 MΩ 1% 1206 PROVISIONAL
1 1 HVS_MID
2 2 HVS_NODE

R29 20k
[0805] 20 kΩ 1% PROVISIONAL
1 1 HVS_NODE
2 2 GND

R30 1k
[0603] 1 kΩ 1% PROVISIONAL
1 1 HVS_NODE
2 2 HV_SENSE_ADC

C28 100nF/16V
[0603] 0.1 µF 16 V X7R VERIFIED
1 1 HV_SENSE_ADC
2 2 GND

D5 BAT54
[SOD-323] 肖特基 30 V VERIFIED
1 K 3V3
2 A HV_SENSE_ADC

D6 BAT54
[SOD-323] 肖特基 30 V VERIFIED
1 K HV_SENSE_ADC
2 A GND

R31 100k
[0603] 100 kΩ 1% PROVISIONAL
1 1 HV_FAULT_OD
2 2 HVF_NODE

R32 36.5k
[0603] 36.5 kΩ 1% PROVISIONAL
1 1 HVF_NODE
2 2 GND

C29 100nF/16V
[0603] 0.1 µF 16 V VERIFIED
1 1 HVF_NODE
2 2 GND

D7 BAT54
[SOD-323] 肖特基 30 V VERIFIED
1 K 3V3
2 A HVF_NODE

D8 BAT54
[SOD-323] 肖特基 30 V VERIFIED
1 K HVF_NODE
2 A GND

QS30-6 REV.A　03 HV5622 高压驱动 x2 / 3.3V→DRV_VDD 电平转换 / 监控与门控

连接表式原理图：每引脚列出 引脚号/名称 → 网络。网络颜色 红=HV 橙=DRV_VDD域 蓝=电源 紫=USB差分 绿=信号 灰=GND。与 CSV 网表同源生成。

U3 CD40109B
[SOIC-16] 四路低→高电平转换 #1 VERIFIED

1	VCC	3V3	9	ENABLE C	3V3
2	ENABLE A	3V3	10	C	DISP_LAT
3	A	DISP_DIN	11	G	DRV_LAT
4	E	DRV_DIN	12	NC	NC
5	F	DRV_CLK	13	H	DRV_BL
6	B	DISP_CLK	14	D	DISP_ALLOW
7	ENABLE B	3V3	15	ENABLE D	3V3
8	VSS	GND	16	VDD	DRV_VDD

R34 10k
[0603] 10k 1% VERIFIED

1	1	DRV_CLK
2	2	GND

R37 10k
[0603] 10k 1% VERIFIED

1	1	DRV_HV_EN_REQ
2	2	GND

U6 TL431
[SOT-23] 2.5 V 并联基准 VERIFIED

1	CATHODE	VREF_2V5
2	REF	VREF_2V5
3	ANODE	GND

C32 100nF/16V
[0603] 0.1 µF 16 V VERIFIED

1	1	VREF_2V5
2	2	GND

R39 100k
[0603] 100 kΩ 1% VERIFIED

1	1	EXT12
2	2	EXT12_SNS

R41 10k
[0603] 10 kΩ 1% VERIFIED

1	1	EXT12_PG
2	2	3V3

C36 100nF/16V
[0603] 0.1 µF 16 V VERIFIED

1	1	P3V3_SNS
2	2	GND

R46 31.6k
[0603] 31.6 kΩ 1% VERIFIED

1	1	DRV_SNS
2	2	GND

R48 10k
[0603] 10 kΩ 1% VERIFIED

1	1	FAULT_OK
2	2	3V3

R49 100k
[0603] 100 kΩ 1% VERIFIED

1	1	HV_EN
2	2	GND

R52 100k
[0603] 100 kΩ 1% VERIFIED

1	1	DISP_ALLOW
2	2	GND

U4 CD40109B
[SOIC-16] 四路低→高电平转换 #2 VERIFIED

1	VCC	3V3	9	ENABLE C	3V3
2	ENABLE A	3V3	10	C	GND
3	A	HV_EN_REQ	11	G	NC
4	E	DRV_HV_EN_REQ	12	NC	NC
5	F	NC	13	H	NC
6	B	GND	14	D	GND
7	ENABLE B	3V3	15	ENABLE D	3V3
8	VSS	GND	16	VDD	DRV_VDD

R35 10k
[0603] 10k 1% VERIFIED

1	1	DRV_LAT
2	2	GND

U5 LM393DR
[SOIC-8] 双比较器 #1（EXT12 / 3V3 监控） VERIFIED

1	OUT1	EXT12_PG
2	IN1-	VREF_2V5
3	IN1+	EXT12_SNS
4	GND	GND
5	IN2+	P3V3_SNS
6	IN2-	VREF_2V5
7	OUT2	P3V3_PG
8	VCC	3V3

R38 680Ω
[0603] 680 Ω 1% VERIFIED

1	1	3V3
2	2	VREF_2V5

C34 100nF/16V
[0603] 0.1 µF 16 V VERIFIED

1	1	3V3
2	2	GND

C35 100nF/16V
[0603] 0.1 µF 16 V VERIFIED

1	1	EXT12_SNS
2	2	GND

R43 41.2k
[0603] 41.2 kΩ 1% VERIFIED

1	1	P3V3_SNS
2	2	GND

R45 100k
[0603] 100 kΩ 1% VERIFIED

1	1	DRV_VDD
2	2	DRV_SNS

R47 10k
[0603] 10 kΩ 1% VERIFIED

1	1	DRV_PG
2	2	3V3

C38 100nF/16V
[0603] 0.1 µF 16 V VERIFIED

1	1	3V3
2	2	GND

R51 100k
[0603] 100 kΩ 1% VERIFIED

1	1	HV_EN_REQ
2	2	GND

C30 100nF/16V
[0603] 0.1 µF 16 V VERIFIED

1	1	3V3
2	2	GND

C31 100nF/50V
[0603] 0.1 µF 50 V VERIFIED

1	1	DRV_VDD
2	2	GND

R33 10k
[0603] 10k 1% VERIFIED

1	1	DRV_DIN
2	2	GND

R36 10k
[0603] 10k 1% VERIFIED

1	1	DRV_BL
2	2	GND

U8 LM393DR
[SOIC-8] 双比较器 #2（DRV_VDD / 故障状态） VERIFIED

1	OUT1	DRV_PG
2	IN1-	VREF_2V5
3	IN1+	DRV_SNS
4	GND	GND
5	IN2+	HVF_NODE
6	IN2-	VREF_2V5
7	OUT2	FAULT_OK
8	VCC	3V3

C33 100nF/16V
[0603] 0.1 µF 16 V VERIFIED

1	1	3V3
2	2	GND

R40 30.1k
[0603] 30.1 kΩ 1% VERIFIED

1	1	EXT12_SNS
2	2	GND

R42 10k
[0603] 10 kΩ 1% VERIFIED

1	1	3V3
2	2	P3V3_SNS

R44 10k
[0603] 10 kΩ 1% VERIFIED

1	1	P3V3_PG
2	2	3V3

C37 100nF/16V
[0603] 0.1 µF 16 V VERIFIED

1	1	DRV_SNS
2	2	GND

U7 74HC08
[SOIC-14] 四路与门 VERIFIED

1	1A	EXT12_PG	8	3Y	DRV_OK
2	1B	P3V3_PG	9	3A	DRV_PG
3	1Y	PG_12V3V	10	3B	FAULT_OK
4	2A	PG_12V3V	11	4Y	HV_EN
5	2B	HV_EN_REQ	12	4A	DRV_OK
6	2Y	DRV_VDD_EN	13	4B	HV_EN_REQ
7	GND	GND	14	VCC	3V3

03 HV5622 高压驱动 x2 / 3.3V→DRV_VDD 电平转换 / 监控与门控（续）

U21 HV5622PJ

[PQFP-44] HV5622 32 路开漏高压驱动 VERIFIED

1	HVOUT22	K_T3_1	16	HVOUT7	K_T1_6	31	LE DRV_LAT
2	HVOUT21	K_T3_0	17	HVOUT6	K_T1_5	32	DATA IN DRV_DIN
3	HVOUT20	K_T2_9	18	HVOUT5	K_T1_4	33	BL DRV_BL
4	HVOUT19	K_T2_8	19	HVOUT4	K_T1_3	34	NC NC
5	HVOUT18	K_T2_7	20	HVOUT3	K_T1_2	35	HVOUT32 K_T4_1
6	HVOUT17	K_T2_6	21	HVOUT2	K_T1_1	36	HVOUT31 K_T4_0
7	HVOUT16	K_T2_5	22	HVOUT1	K_T1_0	37	HVOUT30 K_T3_9
8	HVOUT15	K_T2_4	23	DATA OUT	DRV1_DOUT	38	HVOUT29 K_T3_8
9	HVOUT14	K_T2_3	24	NC	NC	39	HVOUT28 K_T3_7
10	HVOUT13	K_T2_2	25	NC	NC	40	HVOUT27 K_T3_6
11	HVOUT12	K_T2_1	26	NC	NC	41	HVOUT26 K_T3_5
12	HVOUT11	K_T2_0	27	POL	DRV_VDD	42	HVOUT25 K_T3_4
13	HVOUT10	K_T1_9	28	CLK	DRV_CLK	43	HVOUT24 K_T3_3
14	HVOUT9	K_T1_8	29	VSS	GND	44	HVOUT23 K_T3_2
15	HVOUT8	K_T1_7	30	VDD	DRV_VDD		

C39 10uF/25V

[1206] 10 µF 25 V X5R VERIFIED

1	1	DRV_VDD
2	2	GND

C41 100nF/50V

[0603] 0.1 µF 50 V X7R VERIFIED

1	1	DRV_VDD
2	2	GND

U22 HV5622PJ

[PQFP-44] HV5622 32 路开漏高压驱动 VERIFIED

1	HVOUT22	K_T6_3	16	HVOUT7	K_T4_8	31	LE DRV_LAT
2	HVOUT21	K_T6_2	17	HVOUT6	K_T4_7	32	DATA IN DRV1_DOUT
3	HVOUT20	K_T6_1	18	HVOUT5	K_T4_6	33	BL DRV_BL
4	HVOUT19	K_T6_0	19	HVOUT4	K_T4_5	34	NC NC
5	HVOUT18	K_T5_9	20	HVOUT3	K_T4_4	35	HVOUT32 NC
6	HVOUT17	K_T5_8	21	HVOUT2	K_T4_3	36	HVOUT31 NC
7	HVOUT16	K_T5_7	22	HVOUT1	K_T4_2	37	HVOUT30 NC
8	HVOUT15	K_T5_6	23	DATA OUT	DRV2_DOUT	38	HVOUT29 NC
9	HVOUT14	K_T5_5	24	NC	NC	39	HVOUT28 K_T6_9
10	HVOUT13	K_T5_4	25	NC	NC	40	HVOUT27 K_T6_8
11	HVOUT12	K_T5_3	26	NC	NC	41	HVOUT26 K_T6_7
12	HVOUT11	K_T5_2	27	POL	DRV_VDD	42	HVOUT25 K_T6_6
13	HVOUT10	K_T5_1	28	CLK	DRV_CLK	43	HVOUT24 K_T6_5
14	HVOUT9	K_T5_0	29	VSS	GND	44	HVOUT23 K_T6_4
15	HVOUT8	K_T4_9	30	VDD	DRV_VDD		

C40 10uF/25V

[1206] 10 µF 25 V X5R VERIFIED

1	1	DRV_VDD
2	2	GND

C42 100nF/50V

[0603] 0.1 µF 50 V X7R VERIFIED

1	1	DRV_VDD
2	2	GND

QS30-6 REV.A　04 12V→172V 升压 / 独立硬件过压保护与锁存

连接表式原理图：每引脚列出 引脚号/名称 → 网络。网络颜色 红=HV 橙=DRV_VDD域 蓝=电源 紫=USB差分 绿=信号 灰=GND。与 CSV 网表同源生成。

Q26 DMP3098L
[SOT-23] P-MOSFET 30 V/3.8 A PROVISIONAL

1	G	Q26_G
2	S	EXT12
3	D	HV_IN

C43 10uF/25V
[1206] 10 µF 25 V X5R VERIFIED

1	1	HV_IN
2	2	GND

R60 10Ω
[0805] 10 Ω 1% VERIFIED

1	1	HV_IN
2	2	VCC_HV

C45 100nF/25V
[0603] 0.1 µF 25 V VERIFIED

1	1	VCC_HV
2	2	GND

C47 2.2nF/50V
[0603] 2.2 nF 50 V VERIFIED

1	1	RCT_N
2	2	GND

C48 470pF/50V
[0603] 470 pF 50 V VERIFIED

1	1	CS_FILT
2	2	GND

Q20 IRF740
[TO-220] N-MOSFET 400 V/10 A VERIFIED

1	G	Q20_G
2	D	SW_HV
3	S	CS_N

C49 10nF/630V
[1206] 10 nF 630 V X7R VERIFIED

1	1	CLAMP_N
2	2	HV_BUS

C51 10uF/250V
[10x12.5 SMD] 10 µF 250 V 电解 PROVISIONAL

1	1	HV_BUS
2	2	GND

R68 100k
[1206] 100 kΩ 1% VERIFIED

1	1	BLEED_MID
2	2	GND

R70 750k
[1206] 750 kΩ 1% VERIFIED

1	1	FB_MID
2	2	FB_HV

C55 22uF/16V
[0805] 22 µF 16 V X5R VERIFIED

1	1	COMP_N
2	2	GND

U23 LM393DR
[SOIC-8] OVP 比较器 VERIFIED

1	OUT1	OVP_SET
2	IN1-	VREF_OVP
3	IN1+	OVP_SNS
4	GND	GND
5	IN2+	NC
6	IN2-	NC
7	OUT2	NC
8	VCC	EXT12

R87 100k
[0603] 100 kΩ 1% VERIFIED

1	1	EXT12
2	2	Q26_G

Q27 2N7002
[SOT-23] N-MOSFET 60 V VERIFIED

1	G	HV_EN_G
2	S	GND
3	D	Q26_G

C44 10uF/25V
[1206] 10 µF 25 V X5R VERIFIED

1	1	VCC_HV
2	2	GND

C46 100nF/16V
[0603] 0.1 µF 16 V VERIFIED

1	1	VREF5_HV
2	2	GND

R62 1Ω 1W
[2512] 1 Ω 1 W 合金采样 PROVISIONAL

1	1	CS_N
2	2	GND

R64 22Ω
[0603] 22 Ω 1% VERIFIED

1	1	GATE_N
2	2	Q20_G

L20 220uH/5A
[12x12 屏蔽] 220 µH ≥5 A 功率电感（Isat≥5A） PROVISIONAL

1	1	HV_IN
2	2	SW_HV

D21 UF4007
[SMA/DO-41] 1000 V 1 A 快恢复 VERIFIED

1	K	CLAMP_N
2	A	SW_HV

C50 10uF/250V
[10x12.5 SMD] 10 µF 250 V 电解 PROVISIONAL

1	1	HV_BUS
2	2	GND

R67 100k
[1206] 100 kΩ 1% VERIFIED

1	1	HV_BUS
2	2	BLEED_MID

R69 750k
[1206] 750 kΩ 1% VERIFIED

1	1	HV_BUS
2	2	FB_MID

C54 100nF/50V
[0603] 0.1 µF 50 V VERIFIED

1	1	FB_HV
2	2	GND

C56 100nF/16V
[0603] 0.1 µF 16 V VERIFIED

1	1	COMP_R
2	2	GND

R74 4.7k
[0603] 4.7 kΩ 1% VERIFIED

1	1	EXT12
2	2	VREF_OVP

C57 100nF/16V
[0603] 0.1 µF 16 V VERIFIED

1	1	VREF_OVP
2	2	GND

R88 100Ω
[0603] 100 Ω 1% VERIFIED

1	1	HV_EN
2	2	HV_EN_G

R89 100k
[0603] 100 kΩ 1% VERIFIED

1	1	HV_EN_G
2	2	GND

U20 UC3843AN
[DIP-8/SOIC-8] UC3843 电流型 PWM 控制器 VERIFIED

1	COMP	COMP_N
2	FB	FB_HV
3	CS	CS_FILT
4	RT/CT	RCT_N
5	GND	GND
6	OUT	GATE_N
7	VCC	VCC_HV
8	VREF	VREF5_HV

R61 10k
[0603] 10 kΩ 1% VERIFIED

1	1	VREF5_HV
2	2	RCT_N

R63 100Ω
[0603] 100 Ω 1% VERIFIED

1	1	CS_N
2	2	CS_FILT

R65 10k
[0603] 10 kΩ 1% VERIFIED

1	1	Q20_G
2	2	GND

D20 UF4007
[SMA/DO-41] 1000 V 1 A 快恢复 VERIFIED

1	K	HV_BUS
2	A	SW_HV

R66 100k 2W
[2512] 100 kΩ 2 W PROVISIONAL

1	1	CLAMP_N
2	2	HV_BUS

C52 100nF/630V
[1206] 0.1 µF 630 V VERIFIED

1	1	HV_BUS
2	2	GND

C53 100nF/50V
[0603] 0.1 µF 50 V VERIFIED

1	1	BLEED_MID
2	2	GND

R71 22.1k
[0603] 22.1 kΩ 1% VERIFIED

1	1	FB_HV
2	2	GND

R72 10k
[0603] 10 kΩ 1% VERIFIED

1	1	COMP_N
2	2	COMP_R

U24 TL431
[SOT-23] 2.5 V 基准 VERIFIED

1	CATHODE	VREF_OVP
2	REF	VREF_OVP
3	ANODE	GND

R75 750k
[1206] 750 kΩ 1% VERIFIED

1	1	HV_BUS
2	2	OVP_MID

R76 750k
[1206] 750 kΩ 1% VERIFIED
1 1 OVP_MID
2 2 OVP_SNS

R78 10k
[0603] 10 kΩ 1% VERIFIED
1 1 OVP_SET
2 2 EXT12

Q22 MMBT3904
[SOT-23] NPN 40 V VERIFIED
1 B OVP_LATCH
2 E GND
3 C LATCH_B

C60 100nF/25V
[0603] 0.1 µF 25 V VERIFIED
1 1 OVP_LATCH
2 2 GND

Q24 MMBT3904
[SOT-23] NPN 40 V VERIFIED
1 B Q24_B
2 E GND
3 C HV_FAULT_OD

Q25 2N7002
[SOT-23] N-MOSFET 60 V VERIFIED
1 G OVP_RST_G
2 S GND
3 D OVP_LATCH

R77 19.1k
[0603] 19.1 kΩ 1% VERIFIED
1 1 OVP_SNS
2 2 GND

C59 100nF/25V
[0603] 0.1 µF 25 V VERIFIED
1 1 EXT12
2 2 GND

R79 100k
[0603] 100 kΩ 1% VERIFIED
1 1 LATCH_B
2 2 EXT12

R81 100k
[0603] 100 kΩ 1% VERIFIED
1 1 OVP_LATCH
2 2 GND

R82 47k
[0603] 47 kΩ 1% VERIFIED
1 1 OVP_LATCH
2 2 Q23_B

R84 100k
[0603] 100 kΩ 1% VERIFIED
1 1 HV_FAULT_OD
2 2 DRV_VDD

R86 100k
[0603] 100 kΩ 1% VERIFIED
1 1 OVP_RST_G
2 2 GND

C58 100nF/50V
[0603] 0.1 µF 50 V VERIFIED
1 1 OVP_SNS
2 2 GND

Q21 MMBT3906
[SOT-23] PNP 40 V VERIFIED
1 B LATCH_B
2 E EXT12
3 C OVP_LATCH

R80 10k
[0603] 10 kΩ 1% VERIFIED
1 1 OVP_SET
2 2 LATCH_B

Q23 MMBT3904
[SOT-23] NPN 40 V VERIFIED
1 B Q23_B
2 E GND
3 C COMP_N

R83 47k
[0603] 47 kΩ 1% VERIFIED
1 1 OVP_LATCH
2 2 Q24_B

R85 1k
[0603] 1 kΩ 1% VERIFIED
1 1 OVP_RST
2 2 OVP_RST_G

C61 100nF/16V
[0603] 0.1 µF 16 V VERIFIED
1 1 OVP_RST_G
2 2 GND

QS30-6 REV.A　05 六组 QS30-1 管座与阳极限流

连接表式原理图：每引脚列出 引脚号/名称 → 网络。网络颜色 红=HV 橙=DRV_VDD域 蓝=电源 紫=USB差分 绿=信号 灰=GND。与 CSV 网表同源生成。

J31 J13-1A-SOCKET

[13P socket] 13 脚可拆管座 (QS30-1) HOLD

1	IC_KEEP_OPEN	NC	8	IC8_KEEP_OPEN	NC
2	A	A_T1	9	K5	K_T1_5
3	K0	K_T1_0	10	K4	K_T1_4
4	K9	K_T1_9	11	K3	K_T1_3
5	K8	K_T1_8	12	K2	K_T1_2
6	K7	K_T1_7	13	K1	K_T1_1
7	K6	K_T1_6			

R90 10k 2W

[2512] 10 kΩ 2 W 厚膜 PROVISIONAL

1	1	HV_BUS
2	2	A_MID1

R91 10k 2W

[2512] 10 kΩ 2 W 厚膜 PROVISIONAL

1	1	A_MID1
2	2	A_T1

R92 10k 2W

[2512] 10 kΩ 2 W 厚膜 PROVISIONAL

1	1	HV_BUS
2	2	A_MID2

R93 10k 2W

[2512] 10 kΩ 2 W 厚膜 PROVISIONAL

1	1	A_MID2
2	2	A_T2

J32 J13-1A-SOCKET

[13P socket] 13 脚可拆管座 (QS30-1) HOLD

1	IC_KEEP_OPEN	NC	8	IC8_KEEP_OPEN	NC
2	A	A_T2	9	K5	K_T2_5
3	K0	K_T2_0	10	K4	K_T2_4
4	K9	K_T2_9	11	K3	K_T2_3
5	K8	K_T2_8	12	K2	K_T2_2
6	K7	K_T2_7	13	K1	K_T2_1
7	K6	K_T2_6			

J33 J13-1A-SOCKET

[13P socket] 13 脚可拆管座 (QS30-1) HOLD

1	IC_KEEP_OPEN	NC	8	IC8_KEEP_OPEN	NC
2	A	A_T3	9	K5	K_T3_5
3	K0	K_T3_0	10	K4	K_T3_4
4	K9	K_T3_9	11	K3	K_T3_3
5	K8	K_T3_8	12	K2	K_T3_2
6	K7	K_T3_7	13	K1	K_T3_1
7	K6	K_T3_6			

R94 10k 2W

[2512] 10 kΩ 2 W 厚膜 PROVISIONAL

1	1	HV_BUS
2	2	A_MID3

R95 10k 2W

[2512] 10 kΩ 2 W 厚膜 PROVISIONAL

1	1	A_MID3
2	2	A_T3

R96 10k 2W

[2512] 10 kΩ 2 W 厚膜 PROVISIONAL

1	1	HV_BUS
2	2	A_MID4

R97 10k 2W

[2512] 10 kΩ 2 W 厚膜 PROVISIONAL

1	1	A_MID4
2	2	A_T4

J34 J13-1A-SOCKET

[13P socket] 13 脚可拆管座 (QS30-1) HOLD

1	IC_KEEP_OPEN	NC	8	IC8_KEEP_OPEN	NC
2	A	A_T4	9	K5	K_T4_5
3	K0	K_T4_0	10	K4	K_T4_4
4	K9	K_T4_9	11	K3	K_T4_3
5	K8	K_T4_8	12	K2	K_T4_2
6	K7	K_T4_7	13	K1	K_T4_1
7	K6	K_T4_6			

J35 J13-1A-SOCKET

[13P socket] 13 脚可拆管座 (QS30-1) HOLD

1	IC_KEEP_OPEN	NC	8	IC8_KEEP_OPEN	NC
2	A	A_T5	9	K5	K_T5_5
3	K0	K_T5_0	10	K4	K_T5_4
4	K9	K_T5_9	11	K3	K_T5_3
5	K8	K_T5_8	12	K2	K_T5_2
6	K7	K_T5_7	13	K1	K_T5_1
7	K6	K_T5_6			

R98 10k 2W

[2512] 10 kΩ 2 W 厚膜 PROVISIONAL

1	1	HV_BUS
2	2	A_MID5

R99 10k 2W

[2512] 10 kΩ 2 W 厚膜 PROVISIONAL

1	1	A_MID5
2	2	A_T5

J36 J13-1A-SOCKET

[13P socket] 13 脚可拆管座 (QS30-1) HOLD

1	IC_KEEP_OPEN	NC	8	IC8_KEEP_OPEN	NC
2	A	A_T6	9	K5	K_T6_5
3	K0	K_T6_0	10	K4	K_T6_4
4	K9	K_T6_9	11	K3	K_T6_3
5	K8	K_T6_8	12	K2	K_T6_2
6	K7	K_T6_7	13	K1	K_T6_1
7	K6	K_T6_6			

R100 10k 2W

[2512] 10 kΩ 2 W 厚膜 PROVISIONAL

1	1	HV_BUS
2	2	A_MID6

R101 10k 2W

[2512] 10 kΩ 2 W 厚膜 PROVISIONAL

1	1	A_MID6
2	2	A_T6

TP1 TP-EXT12
[1.0mm pad] 测试点 EXT12 VERIFIED

1	1	EXT12

TP2 TP-EXT5
[1.0mm pad] 测试点 EXT5 VERIFIED

1	1	EXT5

TP3 TP-5V_SYS
[1.0mm pad] 测试点 5V_SYS VERIFIED

1	1	5V_SYS

TP4 TP-3V3
[1.0mm pad] 测试点 3V3 VERIFIED

1	1	3V3

TP5 TP-DRV_VDD
[1.0mm pad] 测试点 DRV_VDD VERIFIED

1	1	DRV_VDD

TP6 TP-HV_BUS
[1.0mm pad] 测试点 HV_BUS VERIFIED

1	1	HV_BUS

TP7 TP-GND
[1.0mm pad] 测试点 GND VERIFIED

1	1	GND

TP8 TP-EN_MCU
[1.0mm pad] 测试点 EN_MCU VERIFIED

1	1	EN_MCU

TP9 TP-BOOT_N
[1.0mm pad] 测试点 BOOT_N VERIFIED

1	1	BOOT_N

TP10 TP-UART0_TX
[1.0mm pad] 测试点 UART0_TX VERIFIED

1	1	UART0_TX

TP11 TP-UART0_RX
[1.0mm pad] 测试点 UART0_RX VERIFIED

1	1	UART0_RX

TP12 TP-HV_SENSE_ADC
[1.0mm pad] 测试点 HV_SENSE_ADC VERIFIED

1	1	HV_SENSE_ADC

TP13 TP-HVF_NODE
[1.0mm pad] 测试点 HVF_NODE VERIFIED

1	1	HVF_NODE

TP14 TP-EXT12_PG
[1.0mm pad] 测试点 EXT12_PG VERIFIED

1	1	EXT12_PG

TP15 TP-P3V3_PG
[1.0mm pad] 测试点 P3V3_PG VERIFIED

1	1	P3V3_PG

TP16 TP-DRV_PG
[1.0mm pad] 测试点 DRV_PG VERIFIED

1	1	DRV_PG

TP17 TP-HV_EN
[1.0mm pad] 测试点 HV_EN VERIFIED

1	1	HV_EN

TP18 TP-DRV_HV_EN_REQ
[1.0mm pad] 测试点 DRV_HV_EN_REQ VERIFIED

1	1	DRV_HV_EN_REQ

TP19 TP-OVP_LATCH
[1.0mm pad] 测试点 OVP_LATCH VERIFIED

1	1	OVP_LATCH

TP20 TP-DRV2_DOUT
[1.0mm pad] 测试点 DRV2_DOUT VERIFIED

1	1	DRV2_DOUT

J4 HDR-1x6-2.54
[2.54mm] 扩展接口 1x6 VERIFIED

1	1	3V3
2	2	GND
3	3	EXP_IO13
4	4	EXP_IO21
5	5	I2C_SDA
6	6	I2C_SCL

QS30-6 REV.A　60 路数字阴极通道映射表

管位→显示数字→QS30-1 物理脚号→驱动器输出→PQFP 引脚→串行位序。串行位序为假设约定，必须用 walking-one 实测确认。


管位	数字	QS30脚	阴极网络	逻辑通道	器件	输出	PQFP脚	串行位
J_T1	0	3	K_T1_0	0	U21	HVOUT1	22	63
J_T1	1	13	K_T1_1	1	U21	HVOUT2	21	62
J_T1	2	12	K_T1_2	2	U21	HVOUT3	20	61
J_T1	3	11	K_T1_3	3	U21	HVOUT4	19	60
J_T1	4	10	K_T1_4	4	U21	HVOUT5	18	59
J_T1	5	9	K_T1_5	5	U21	HVOUT6	17	58
J_T1	6	7	K_T1_6	6	U21	HVOUT7	16	57
J_T1	7	6	K_T1_7	7	U21	HVOUT8	15	56
J_T1	8	5	K_T1_8	8	U21	HVOUT9	14	55
J_T1	9	4	K_T1_9	9	U21	HVOUT10	13	54
J_T2	0	3	K_T2_0	10	U21	HVOUT11	12	53
J_T2	1	13	K_T2_1	11	U21	HVOUT12	11	52
J_T2	2	12	K_T2_2	12	U21	HVOUT13	10	51
J_T2	3	11	K_T2_3	13	U21	HVOUT14	9	50
J_T2	4	10	K_T2_4	14	U21	HVOUT15	8	49
J_T2	5	9	K_T2_5	15	U21	HVOUT16	7	48
J_T2	6	7	K_T2_6	16	U21	HVOUT17	6	47
J_T2	7	6	K_T2_7	17	U21	HVOUT18	5	46
J_T2	8	5	K_T2_8	18	U21	HVOUT19	4	45
J_T2	9	4	K_T2_9	19	U21	HVOUT20	3	44
J_T3	0	3	K_T3_0	20	U21	HVOUT21	2	43
J_T3	1	13	K_T3_1	21	U21	HVOUT22	1	42
J_T3	2	12	K_T3_2	22	U21	HVOUT23	44	41
J_T3	3	11	K_T3_3	23	U21	HVOUT24	43	40
J_T3	4	10	K_T3_4	24	U21	HVOUT25	42	39
J_T3	5	9	K_T3_5	25	U21	HVOUT26	41	38
J_T3	6	7	K_T3_6	26	U21	HVOUT27	40	37
J_T3	7	6	K_T3_7	27	U21	HVOUT28	39	36
J_T3	8	5	K_T3_8	28	U21	HVOUT29	38	35
J_T3	9	4	K_T3_9	29	U21	HVOUT30	37	34
J_T4	0	3	K_T4_0	30	U21	HVOUT31	36	33
J_T4	1	13	K_T4_1	31	U21	HVOUT32	35	32
J_T4	2	12	K_T4_2	32	U22	HVOUT1	22	31
J_T4	3	11	K_T4_3	33	U22	HVOUT2	21	30
J_T4	4	10	K_T4_4	34	U22	HVOUT3	20	29
J_T4	5	9	K_T4_5	35	U22	HVOUT4	19	28
J_T4	6	7	K_T4_6	36	U22	HVOUT5	18	27
J_T4	7	6	K_T4_7	37	U22	HVOUT6	17	26
J_T4	8	5	K_T4_8	38	U22	HVOUT7	16	25
J_T4	9	4	K_T4_9	39	U22	HVOUT8	15	24
J_T5	0	3	K_T5_0	40	U22	HVOUT9	14	23
J_T5	1	13	K_T5_1	41	U22	HVOUT10	13	22
J_T5	2	12	K_T5_2	42	U22	HVOUT11	12	21
J_T5	3	11	K_T5_3	43	U22	HVOUT12	11	20
J_T5	4	10	K_T5_4	44	U22	HVOUT13	10	19
J_T5	5	9	K_T5_5	45	U22	HVOUT14	9	18
J_T5	6	7	K_T5_6	46	U22	HVOUT15	8	17
J_T5	7	6	K_T5_7	47	U22	HVOUT16	7	16
J_T5	8	5	K_T5_8	48	U22	HVOUT17	6	15
J_T5	9	4	K_T5_9	49	U22	HVOUT18	5	14
J_T6	0	3	K_T6_0	50	U22	HVOUT19	4	13
J_T6	1	13	K_T6_1	51	U22	HVOUT20	3	12
J_T6	2	12	K_T6_2	52	U22	HVOUT21	2	11
J_T6	3	11	K_T6_3	53	U22	HVOUT22	1	10
J_T6	4	10	K_T6_4	54	U22	HVOUT23	44	9
J_T6	5	9	K_T6_5	55	U22	HVOUT24	43	8
J_T6	6	7	K_T6_6	56	U22	HVOUT25	42	7
J_T6	7	6	K_T6_7	57	U22	HVOUT26	41	6
J_T6	8	5	K_T6_8	58	U22	HVOUT27	40	5
J_T6	9	4	K_T6_9	59	U22	HVOUT28	39	4
备用	-	-	NC	60	U22	HVOUT29	38	3
备用	-	-	NC	61	U22	HVOUT30	37	2
备用	-	-	NC	62	U22	HVOUT31	36	1
备用	-	-	NC	63	U22	HVOUT32	35	0

说明：通道 = (管位-1)×10 + 数字；CH0..31 → U21，CH32..63 → U22；HVOUT 与 PQFP 引脚按 Microchip DS20005854A Table 2-1（HVOUT1=pin22 … HVOUT22=pin1, HVOUT23=pin44 … HVOUT32=pin35）。

串行位假设：64 bit 帧按 bit0 先发，bit_j = CH(63-j)；实际近端/远端与字节位序须用单通道 walking-one 测试确定，不得用软件数组掩盖镜像。

QS30-6 REV.A PCB 预布局（PROVISIONAL — 不得据此投板）

230 × 120 mm 建议外形；按交接文件 6 页划分。管座坐标、天线禁布与 HV 间距分别受 H03/H08/H07 阻塞。




尺寸单位 mm；M3 安装孔 4×（φ3.2/φ6）距板边 8 mm；板厚/层叠建议 4 层（信号-地-电源-底层），两层板仅在回流与禁布满足且实测通过后采用。

本预布局仅表达分区与约束优先级：管座中心距、天线净空、HV 爬电/间隙均需 H03/H07/H08 关闭后才能冻结。


QS30-1 管座 1:1 校对页（PROVISIONAL，H03 未关闭）

打印必须选择「实际大小 / 100%」，关闭“适合页面/缩放”。打印后先量下方 100 mm 标尺，偏差 >0.5 mm 必须重打；本页只画已核实尺寸，灰色环仅为角度示意。



100 mm 标尺（应为 100.0 mm）


管子玻壳 φ30.2（原厂）



灰色环 = 13 等分角度示意（360/13）；节圆直径、孔径、1 脚方向全部待实测，禁止照此画焊盘。

显示窗口 ≈φ15.5

本体高 26±0.5（原厂）



总高 34±1.5（含引脚，原厂）

说明：灰色引脚为位置示意，不代表管座焊脚尺寸/坐标。

H03 实测填写区（完成前不得生成封装、不得投板）

管座完整型号（采购件）
观察方向（管底视图 / 插入口顶视图 / 焊脚底视图）
1 脚定位特征（缺口 / 不对称脚位）描述
节圆直径；各焊脚极坐标(r,θ) 或 XY
焊脚直径或宽度 / 公差（mm）
建议钻孔 / 焊盘外径（mm，需板厂能力）
安装孔位置与尺寸（mm）
座高 / 插拔行程 / 插拔力
13 触点→焊脚通断表（是否交叉引出）
管座耐压 / 绝缘资料（引用）

填表后：把实测值写入 symbols/QS30-1_socket_footprint_draft.json 的 tbd_from_h03 → 生成封装 v2 → 1:1 叠图 → 作为 H03 关闭证据归档。

测量人：_____ 日期：_____ 管座批次：_____ 打印比例校验：_____