10주차 예비보고서

전공: 컴퓨터공학과 학년: 2학년 학번: 20221549 이름: 김효림

**1.**

.................

4bit adder 이진 병렬 가산기는 하나의 칩으로 설계되고 두 개의 4-bit 2진수를 가산하기 위한 논리 회로이다. 4개의 1-bit full adder를 병렬로 연결한 모양을 가지며, 4 bit 2진수 둘을 더할 수 있게 되어 있다. 4-bit subtractor 이진 병렬 감산기는 4개의 full subtractor를 병렬로 연결한 모양을 가지며, 4 bit 2진수 둘을 뺄 수 있다.

................

**2.**

.......................

Look ahead carry란 말 그대로 캐리를 미리보기 할 수 있다는 것을 의미한다. 여러 소자를 연결한 병렬 가감산기의 전파지연을 방지하기 위해 Carry를 미리 계산하여 전파 지연 시간을 감소하기 위해 고안된 방식이다. CLA는 carry를 미리 보는 가산기로, generate와 propagate 이 두 가지의 신호를 통해 carry를 다음과 같이 연산할 수 있다. 이때 generate는 = , 이며, Carry = +

.........................

**3.**

.......................

2의 보수법을 이용하면 A – B를 A + B’ + 1과 같이 표현할 수 있다. 즉, 빼기 연산을 더하기 연산을 통해 구현 가능해진다. 즉 감산 연산을 가산 연산으로 변환할 수 있기 때문에, 두 수의 연산을 가산기/감산기로 나누는 것이 아니라 하나의 회로에서 표현 가능하다. XOR 게이트를 통해 carry가 propagate 되는 상황을 감지하여 연산의 방식을 바꾸어 하나의 회로 안에서 표현 가능해진다.

.........................

**4.**

.......................

BCD 코드는 4비트로 각 십진수를 2진수로 나타내는 방식이다. 0~9까지는 코드로 나타내며, 10~15는 사용하지 않는다. BCD 코드의 연산은 10진수처럼 연산하지만, 계산 결과가 9를 초과하는 경우 계산 결과에 6을 더해 overflow를 방지한다. 6을 더하게 되면 캐리지 리턴이 생겨 자리수가 넘어가, 표현할 수 없는 숫자(10~15)가 발생함을 방지하는 것이다.

.........................

**5.**

.......................

ALU는 산술논리장치로, 산술 연산과 논리 연산을 수행하는 기능을 가진 장치이다. ALU는 일반적으로 가산기, 보수기, 누산기, 플리플롭, 데이터 레지스터로 구성되어 있다. ALU는 레지스터 또는 기억 장치 데이터를 가져와 연산을 진행한 후, 누적기에 연산의 결과값을 저장한다. 논리 연산의 경우 데이터를 수치로 취급하지 않고 비트 또는 바이트 단위로 취급하여 데이터 처리 명령을 수행한다.

.........................

**6.**

.......................

ALU에서 산술, 논리 연산 외에도 시프트 연산이 있다. 시프트 연산은 레지스터에 저장되어 있는 데이터를 대상으로 시프트 연산을 수행한다. 다음과 같은 연산이 있다.

텍스트, 스크린샷, 폰트, 번호이(가) 표시된 사진

자동 생성된 설명

ALU의 마이크로 사이클 타임(하나의 마이크로 연산을 수행하는 시간)은 CPU의 속도를 나타내는 척도로 사용한다.

.........................