80 Projeto - Registrador deslocador para direita

Integrantes do grupo: Lara Gama Santos, Mateus Ribeiro Ferraz, Sulamita Ester Costa. **Objetivos:** Implementar, usando Verilog HDL, um circuito digital sequencial registrador para direita que utilize o operador de atribuição bloqueante (=) e um que utilize o operador de atribuição não bloqueante (< =). A partir disso, vamos verificar a diferença entre os operadores.

Primeira parte: registrador de deslocamento de 4 bits usando atribuição bloqueante (=).

Inicialmente, montamos uma tabela com os números de 4 bits (A,B,C,D, com A sendo o mais significativo), a entrada, o clock e o reset para mostrar o funcionamento de um registrador de 4 bits com deslocamento para a direita.


Entrada	A	В	С	D	clock	reset
X	0	0	0	0	1	1
1	1	0	0	0	1	0
0	0	1	0	0	1	0
0	0	0	1	0	1	0
X	0	0	1	0	0	0
0	0	0	0	1	1	0
X	0	0	0	0	0	0

A partir disso, criamos o código em Verilog HDL no Quartus II:


```
module registrador bloqueante(clock, reset, entrada, A, B, C, D,);
 input clock, reset, entrada;
output reg A, B, C, D;
always @ (posedge clock or posedge reset)
begin
    if(reset) //quando o reset estiver em uma borda de subida
      A = 1'b0; //todas as variáveis vão para zero (são reinicializadas)
      B = 1'b0;
      C = 1'b0;
      D = 1'b0;
    end
   else //quando o clock estiver em borda de subida
   A = entrada; //A recebe a entrada
   B = A; //os demais dados são deslocados um bit para a direita
   C = B; //observe que foi utilizado o operador de atribuição bloquante
   D = C; //verificaremos se o resultado estará de acordo com o esperado
   end
 end
 endmodule
```

O código foi feito com base no que foi passado em aula. Na parte inicial, detecta-se se o reset está em borda de subida, reinicializando as variáveis. Na segunda parte do código, quando se detecta o clock em borda subida, a variável A recebe o valor de entrada, seguindo com o deslocamento para a direita.


Com isso, compilamos o código e obtivemos o esquemático no RTL viewer:




Utilizamos 4 tipos de flip-flops tipo D, como evidenciado no esquemático. Entretanto, observa-se que a entrada está ligada a todos os flip-flops, o que não esperado. Isso é um problema no código, que é solucionado na segunda parte. Assim, utilizamos o seguinte clock e obtivemos a simulação do projeto:



(Período do clock: 100 ps e duty cycle: 50 ps).



Simulação test bench:




Código test bench: foi preciso mudar o nome e a ordem dos parâmetros para associar o test bench ao projeto.

Segunda parte: registrador de deslocamento de 4 bits usando atribuição não bloqueante (<=).

Esse segundo código é baseado no primeiro feito, com algumas alterações. Ao invés de utilizar o operador de atribuição bloqueante, foi utilizado o operador de atribuição não bloqueante.

```
module registrador naobloqueante(clock, reset, entrada, A, B, C, D);
input clock, reset, entrada;
output reg A, B, C, D;
always @ (posedge clock or posedge reset)
   if(reset) //quando o reset estiver em uma borda de subida
   begin
      A <= 1'b0; //todas as variáveis vão para zero (são reinicializadas)
     B <= 1'b0;
      C <= 1'b0;
      D <= 1'b0;
   end
   else //quando o clock estiver em borda de subida
  begin
  A <= entrada; //A recebe a entrada
  B <= A; //os demais dados são deslocados um bit para a direita
   C <= B; //observe que foi utilizado o operador de atribuição não bloquante
   D <= C; //o resultado estará de acordo com o esperado
   end
end
endmodule
```



Diferente do primeiro esquemático, esse se encontra no esperado, com entrada apenas ligada no flip-flop A, que representa o bit mais significativo. O flip-flop D representa o bit menos significativo. Ressalta-se que os flip-flops, também, são do tipo D.

Dessa maneira, foi representado o esquemático de um circuito sequencial, em que a saída não depende, apenas, das entradas iniciais.

Simulação no model-sim:


reset: (colocado em nível lógico alto nesse intervalo de tempo)

Signal Name		
Edit:/regis	trador_naobloqu	eante/reset
Start Time	End Time	Time Unit
70	120	ps ▼

entrada:

Signal Name Edit:/regis	strador_naobloqu	eante/entra	
Start Time	End Time 220	Time Unit	
			(Tempo: 170-220 ₁

Simulação test bench:



Código test bench: foi preciso associar o código do test bench ao registrador.