数字逻辑电路：逐题解析与勘误

中科大本科往年卷配套材料 | 2026-10-20 整理 | 对应
2015—2016、2016—2017、2017—2018、2019—2020、2020—2021、2021—2022、2022—2023
第一学期试卷。以下为独立推导的学习参考，不是校方标准答案。

阅读约定与核对范围

撇号表示逻辑非，+ 表示逻辑或，连乘表示与，⊕ 表示异或；Q+ 表示下一状态。二进制状态按题目标注的高位到低位排列。设计题可能有多组等价答案，本册给出可实现的一组。

2015—2016 原有简答答案，2019—2020、2020—2021 以及新下载的 2021—2022 卷附手写解答。本册补全其中的推导、接线和无效状态处理，并给出可复核的状态序列。2016—2017、2017—2018、2022—2023 原卷未附完整答案，下面新写解析。

门级实现采用“方程＋引脚接线表”的形式：每一个乘积用与门产生，各乘积经或门合并；全体触发器使用题定的共同有效时钟沿。它与按方程绘制门电路图等价，波形题用事件和逐沿数值表明确输出。

一、2015—2016 第一学期

一：填空

1．95.73 的 8421BCD 为 1001 0101 . 0111 0011。注意这不是将 95.73 整体转换成二进制。

2．约束项、任意项。3．电平触发、脉冲触发、边沿触发；边沿触发抗干扰能力通常最强。4．原卷横线在文本抽取时丢失，应按扫描图读反变量；按原图 F 与 G 互补。5．整形、定时、延时等。6．A′ 。7．18 根地址线、16 根数据线，因为 256K=2^{18}。8．石英晶体的固有谐振频率。9．低电平、高电平、高阻态。

二：简答

1．465=256+128+64+16+1，0.375=1/4+1/8，因此 $(465.375)_{10}=(111010001.011)_{2}=(1D1.6)_{16}$。

2．德摩根律得 F=XY+(X⊕Y)Z=XY+XY′ Z+X′ YZ。分别用 XY 吸收互补项，得到 F=XY+XZ+YZ，即三输入多数函数。

3．AB+AC=0 表示 A=1 时 B=C=0。把违反约束的输入填成无关项，在卡诺图合并得到 F=B′ +D′ 。这里只保证在允许输入上等价，不能脱离约束直接比较两个函数。

4．输入沿不同路径到达输出的传播延时不同，可能产生短促错误脉冲。可增加冗余项、调整逻辑结构、选通采样，必要时滤波。滤波会改变响应速度，不能代替严格的时序设计。

5．按 CMOS 上拉、下拉和传输门逐支路分析，A=B 时输出 0，A≠B 时输出 1，故 Y=A⊕B。

6．主从 JK 是正脉冲触发：主级在 CLK 高电平期间接受信号，从级在下降沿更新。不能只在下降沿瞬间读取 J、K，必须考虑高电平期间的“一次翻转”效应。原答案图可保留，按这一规则逐高电平区间复

查。

7．37 进制同步置数方案：两片 74160 同时预置 63，形成 63→64→…→99→63。个位 EP=ET=1，十位 EP=1、ET=个位 CO；两片时钟相同，异步清零端均为 1。个位预置 0011，十位预置 0110；两片 LD′ = 十位 CO 的反相。注意 74160 的 LD′ 为同步置数，99 也占一个正常状态，共 100-63=37 个。

8．控制电压 vCO 直接确定阈值 vCO、vCO/2，构成压控多谐振荡器。充电从 vCO/2 到 vCO，放电从 vCO 到 vCO/2：

tH=(R1+R2)C ln[(12-vCO/2)/(12-vCO)]，tL=R2 C ln2，T=tH+tL。

把原卷给定元件值代入即可得到原答案的毫秒表达式。条件为 0<vCO<12V，并需保留足够噪声余量。

三：保密锁与七状态计数器

1．开锁 F=A(B+C)=AB+AC；按常见“无人按键不报警”约定，G=A′ (B+C)。与非门实现 F=[(AB)′ (AC)′]′ ，G=[(A′ B)′ (A′ C)′]′ 。两只四选一的公共选择端取 A1=A、A0=B；开锁数据端依次为 0,0,C,1；报警数据端为 C,1,0,0；使能有效。

题面“当不符合上述组合状态时报警”若严格包括 000，则 000 也应报警，此时 G=A′ ，与原参考答案不同。实际电子锁一般采用“有键按下才报警”，应在答卷先写明这一约定。

2．按波形读到状态循环（Q3Q2Q1）：001→011→111→110→100→010→101→001，共 7 状态。可用：

D3=Q2；D2=Q3′ Q2′ +Q2′ Q1′ +Q2Q1；D1=Q3′ +Q2′ Q1。

三只 D 触发器同接 CP，各 D 端按上式接组合门。代入未用状态 000 得到 011，因此能自启动。原答案这组式子在七个有效状态上均满足给定循环。

二、2016—2017 第一学期

一：简答与组合逻辑

1．原长式中最后两项分别被 AD 等项吸收；AC 与 A(B+C′)D 的相关项合并后，全部函数最简为 Y=AD+BD′ +B′ C。可逐个 D 分支核对：D=1 时 Y=A+B′ C；D=0 时 Y=B+C。卡诺图三组分别覆盖 AD、BD′ 、B′ C。

2．半加器 S=A⊕B、CO=AB，且 S⊕CO=A+B。若四选一选择端为 C、D，则数据端为 (A+B)′ 、A+B、AB、(AB)′ ，从而：

Y=C′ D′ (A+B)′ +C′ D(A+B)+CD′ AB+CD(AB)′ 。

3．正脉冲触发主从 JK。四个完整时钟高脉冲中，依次发生“置 1、置 0、置 1、保持”；输出只在下降沿更新。初态 0，四次下降沿后的 Q 依次为 1、0、1、1，Q′ 取反。高电平内部短暂的 J/K 有效脉冲也会被主级记住。

4．二极管 ROM 是固定只读、掉电保持的存储器。地址 A1A0 依次 00、01、10、11 时，按 D5…D0 的点阵读为 010101、011101、001010、100101，因此所问 10 地址为 001010。若实现 Y=A+B，只需在 01、

10、11 三根译码线与 Y 数据线之间编程连接，00 不连接。

5. Y=AB+B′ 。B 翻转、A=1 时两路径可能短暂均为 0，形成静态 1 冒险。加入一致项 A 得到 AB+B′ +A=A+B′ 。A 单独变化时没有这类互补竞争路径。

二：CMOS 多谐振荡器

采用理想门阈值 VDD/2，且输入串联保护电阻足够大、使电容反馈节点可以瞬时越过电源轨。输出跳变使电容节点从 VDD/2 跳至 3VDD/2 或 -VDD/2；之后经 Rf 向相反稳态指数变化。

tH=tL=Rf C ln3，T=2Rf C ln3，f=1/T。

波形中 vO、vO1 互补，电容反馈节点在 -VDD/2 与 3VDD/2 间跳变并指数回到 VDD/2。这里不能套用“节点被二极管钳在 -0.7V、VDD+0.7V”的另一种电路模型。

三：JK 时序电路

按原图连线，J0=X⊙Q1，K0=(XQ1)′ ；J1=X⊕Q0，K1=(X′ Q0)′ ，其中 ⊙ 表示同或。输出 Y=XQ1+X′ Q0，是以 X 为选择信号的二选一函数。

Q0+=(X⊙Q1)Q0′ +XQ1Q0；Q1+=(X⊕Q0)Q1′ +X′ Q0Q1。

下降沿触发。由原波形读得 7 次有效沿的 X 为 0,0,1,1,1,1,0。初态 Q1Q0=00，逐沿结果如下；Y 为该沿后保持 X 不变时的值，X 自身跳变时还应重新计算输出。

沿序号	1	2	3	4	5	6	7
X	0	0	1	1	1	1	0
Q1Q0	01	10	01	00	10	01	10
Y	1	0	0	0	1	0	0

四：六分频设计

用三只 D 触发器，状态 Q2Q1Q0 选 000→001→011→111→110→100→000。驱动取 D2=Q1，D1=Q0，D0=Q2′ Q1′ +Q2′ Q0；输出取 Y=Q2，连续三拍高、三拍低。所有 D 触发器共用题定有效时钟沿。

未用状态 010→100，101→010→100，均进入正常循环，能够自启动。若只写 D0=Q2′ ，两个未用状态会 010<->101 循环，不能自启动；本式加了纠错逻辑。

三、2017—2018 第一学期

一：简答

1．把 d(10,14,15) 当作可选择的无关项，卡诺图得到 Y=B+A′ C。其反函数最简为 Y′ =AB′ +B′ C′ ，故最简与或非式为 Y=(AB′ +B′ C′)′ 。

2．第一只为 A 下降沿触发的 T 触发器，第二只在 CLK 上升沿把 Q1 写入 Q2；Q2=1 又异步清零 Q1，Y=CLK·Q2′ 。第一次 A 下降发生在第 1 个 CLK 高电平内，Q1 置 1；第 2 个 CLK 上升沿 Q2 置 1 并清零 Q1；第 3 个上升沿 Q2 清零。另两次同理。

因此 Q1 高区间为“第 1 脉冲内 A↓至 CLK2↑”“第 4 脉冲内 A↓至 CLK5↑”“CLK6 与 CLK7 之间 A↓至 CLK7↑”。Q2 在 CLK2↑至 CLK3↑、CLK5↑至 CLK6↑、CLK7↑至 CLK8↑为高；Y 通过第 1、3、4、6、8 个 CLK 高脉冲，屏蔽第 2、5、7 个。

3．(a) 两个或非输出经二极管构成线与，Y1=(A+B+C)′ (D+E+F)′ =(A+B+C+D+E+F)′ 。(b) CMOS 网络输出 A′ B；C 经反相后接传输门带圈端、C 直接接不带圈端，所以 C=1 时传输门导通，Y2=A′ B；C=0 时 Y2=高阻态。不能把高阻态写成逻辑 0。

4．74HC191 减计数取 S′ =0，U′ /D=1，预置 1011。异步 LD′ =(Q3Q2Q1Q0)′ ，正常序列 11→10→…→0→11；从 0 下数产生的 15 为短暂译码状态，随即异步装入 11。C/B 取芯片的减计数借位输出端。因为 LD 为异步，解码 0 立即装数会漏计 0；本方案需考虑实际传播延迟和毛刺，实验实现可优先采用同步模数方案。

5．PROM 地址 00,01,10,11 的 D3D2D1D0 分别为 1001,0110,0110,0101。故 D3=A1′ A0′ ，D2=A1+A0，D1=A1⊕A0，D0=A1⊙A0。

二：全减器与数据选择器

1．A 为被减数，B 为减数，C 为低位借位。差 Y=A⊕B⊕C，借位 X=A′ B+A′ C+BC。输入 ABC 按 000…111 排列，(X,Y) 依次为 00,11,11,10,01,00,00,11。用译码器的低有效输出作与非即可合并对应最小项：Y=Σm(1,2,4,7)，X=Σm(1,2,3,7)。

2．Z=Σm(0,3,6)，选四选一 A1=A、A0=B，使能有效，D0=C′ 、D1=C、D2=0、D3=C′ 。

三：时序电路分析

1．必须沿线读取而不能把交叉线当连接点：J0=Q2，K0=Q1′ +Q2′ ，J1=Q0Q2，K1=Q2′ ，J2=K2=Q0Q1。因此：

Q0+=Q2(Q0′ +Q1)；Q1+=Q2(Q0+Q1)；Q2+=Q2⊕(Q0Q1)。

现态 Q2Q1Q0	000	001	010	011	100	101	110	111
次态	000	000	000	100	101	110	111	011

主循环为 011→100→101→110→111→011，是五状态循环；000→000 是另一个固定点，001、010 最终进入它。因此从任意初态不能保证进入五状态循环，电路不能自启动。这一点应在答案中明确。

2．受控六进制计数器。A=0 时按题图循环 000→100→110→111→011→001→000；A=1 时 000→001→010→011→100→101→000。为避免任意项造成闭环，本设计让对应控制方式下的未用状态下一拍直接回到 000。记 P=Q2、R=Q1、S=Q0，一组 D 方程为：

D2=PA′ S′ +PS′ R′ +ASRP′ +A′ S′ R′ 。

D1=RPA′ +PA′ S′ +ASR′ P′ +ARS′ P′ 。

D0=SRA′ +RPA′ +AS′ R′ +AS′ P′ 。

进位 Y=A′ P′ R′ S+APR′ S。三只 D 触发器共用时钟；上式已逐一枚举 16 种控制/状态组合核对。进位只在题图标出的最后状态有效。

四：两片 555

第一片为单稳态，R1=91kΩ、C1=0.1μF，tW=R1C1 ln3≈9.997ms。短低脉冲在 10ms、30ms 的下降沿触发，输出分别维持约 10ms。

50—66ms 的第三次低电平持续时间超过名义脉宽，不能机械画成 50—60ms。常用 555 在触发端持续低于 VCC/3 时，输出受持续触发影响，通常保持到触发释放；应结合教材给出的锁存器优先级处理该区间。若题目额外假设窄触发脉冲，才画成固定 10ms。

第二片是受控制电压影响的多谐振荡器。内部三只 5kΩ 电阻在控制端等效为 10V、10/3kΩ；vO1=14V 经 10kΩ 注入后，上阈值为 11V、下阈值为 5.5V。R3=51kΩ，R4=36kΩ，C3=0.02μF：

tH=(R3+R4)C3 ln[(15-5.5)/(15-11)]≈1.505ms；tL=R4C3 ln2≈0.499ms；T≈2.004ms。

画 vO2 时应在控制电压切换处重新使用相应阈值，不能假定它始终是标准 1/3、2/3 电源阈值。

四、2019—2020 第一学期：补全与核对

一：简答

1．最简 Y=A′ BC′ +A′ CD′ +ABD，已用全 16 个输入组合核对。任一项删去都会失去至少一个原函数为 1 的输入。

2．第一级 D0=Q0′ ，在 CLK2 上升沿翻转；后两级 D1=Q0、D2=Q1，分别在 CLK1 上升沿采样。故 Q0 在两次 CLK2 上升沿间为 1，之后为 0；Q1 在 CLK1 第 2→6 上升沿间为 1，Q2 在第 3→7 上升沿间为 1。Y=(Q1′ Q2)′ =Q1+Q2′ ，只在 CLK1 第 6→7 上升沿间为 0，其余为 1。三个触发器不能当作同一时钟的普通移位链。

3．三态缓冲器 C=0 导通、C=1 高阻；高阻时由下拉电阻令 D=0，故 D=BC′ 。最终 F=(A+BC′)′ =A′ B′ +A′ C。与非形式 F=[(A′ B′)′ (A′ C)′]′ 。

4．74121 不可重复触发，脉宽 t1=Rint C1 ln2=1.8k×0.8μ×ln2≈0.998ms，t2=R2 C2 ln2≈2.010ms。第一片按输入正沿触发，忙时输入沿不重启定时；第二片由第一片输出的下降沿触发。因此原图中第一片约在 0—1、1—2、5—6ms 高，第二片约在 2—4、6—8ms 高；相邻两次触发恰逢定时结束时，按给定传播延迟/理想先后约定说明，勿将忙时脉冲重触发。

5．最重要指标为分辨率/精度与转换速度。积分电荷守恒给 vi T1=VREF T2，故 D=T2/TC=(T1/TC)(vi/VREF)。若固定积分 2^8 拍、反向积分最大再用 2^8 拍，最大转换时间约 512/20000=25.6ms，另加清零控制开销。

二至五：设计题

二．黄灯 Z1 表示故障数为奇数，Z1=A⊕B⊕C=Σm(1,2,4,7)；红灯 Z2=AB+AC+BC=Σm(3,5,6,7)。138 输入 A2A1A0=ABC，S1=1、S2′=S3′=0；两组低有效输出各接一个多输入与非门即可。

三．按图读得 D0=(Q2⊕Q1)′，J1=Q2′Q0、K1=Q2Q0，T2=(Q2⊕Q1)Q0′。通用状态关系为 Q0+=D0，Q1+=J1Q1′+K1′Q1，Q2+=Q2⊕T2。代入得到 Q2Q1Q0 的循环 000→001→011→010→110→111→101→100→000，是三位循环格雷码八进制计数。此处应注明题图为下降沿触发；顶部异或后接反相器才进入D0，T2从反相器前分支取信号。

四．74161 的同步装数条件，M=1 时 LD′=(Q2Q0)′，正常循环 0→1→…→5→0，为六进制；M=0 时 LD′=(Q2Q1)′，正常循环 0→1→…→6→0，为七进制。预置端按图接 0000。完整无效状态处理用“若装数条件成立，下一拍为 0；否则下一拍为当前值加 1（模16）”即可唯一列出全部 16 状态，能最终回到正常循环。

五．5211 有效循环 0→1→4→5→7→8→9→12→13→15→0。原手写解答使用任意项并提示需验自启动；本册给出所有未用状态下一拍直接到 0 的一组 JK 驱动：

J3=Q0Q1Q2，K3=Q1；J2=Q0Q1′，K2=Q1；J1=Q0Q2，K1=1；J0=Q1′，K0=Q1+Q2′。

每一位状态方程为 Qi+=JiQi′+Ki′Qi，进位 C=Q3Q2Q1Q0。四只 JK 共用时钟，以这些式子接各 J、K 即构成完整设计。0000、0001、0100、0101、0111、1000、1001、1100、1101、1111 的次态逐个符合题图，其余六态到 0000，已枚举验证。

五、2020—2021 第一学期

1—5：组合逻辑

1．最简与或 Y=A+BD′+B′C；最简或与为 Y=(A+B+C)(A+B′+D′)。或非—或非实现为 Y=[(A+B+C)′+(A+B′+D′)′]′。

2．分别最简为 Y1=B+AC′+A′CD，Y2=BD′+A′C，Y3=AB′C′+A′CD′。若题目强调多输出共同化简，可以共享 A′C、BD′ 等中间项；不要把“每个输出各自项数最少”等同于“总门数必然最少”。

3．C=0 时反相三态门输出 B′，C=1 时由上拉电阻置 1，因此该节点 D=B′+C。输出 Y=A⊕D。按 ABC 顺序其标准式为 Σm(0,1,3,6)。注意原手写真值表以 CBA 排列，比较答案时必须统一变量位序。

4．两片 138 公共 A2A1A0=D2D1D0。低八路片 S1=1、S2′=D3、S3′=0；高八路片 S1=D3、S2′=S3′=0。低八路片输出标 Z0′…Z7′，高八路片 Z8′…Z15′。直接利用正、负使能端，无需额外反相器。

5．原函数化简为 Y=AC′D+A′B′C+BC。公共选择端取 A、B，第一半 MUX 数据 C,C,C′D,C+C′D；也可采用两半加或门的原手写接法。为了让数据端不含复杂函数，可令第一半实现 A′C+AC′D：选择 A、C，数据 0,1,D,0；第二半实现 BC：同样公共 A、C 时数据 0,B,0,B。两半输出再或，得到的是 A′C+AC′D+BC，需注意它与原式在 A=0、B=1、C=1 一致而 A′B′C 被 BC 吸收，故等价。两半使能均接有效低电平。

6—9：触发器、计数器

6．主从 JK 的四个下降沿输出为 1、0、1、0；第五个高电平期间 J 有短脉冲，故第五次下降沿输出又置 1。此题共五个完整正脉冲，不能漏掉最后一个。

7．原图 RD′=(Q3Q2Q1′Q0′)′，异步清零译码 1100；LD′=(Q3′Q2Q1′Q0)′，同步置数译码 0101；预置为 1001。正常循环 0000→0001→0010→0011→0100→0101→1001→1010→1011→0000，是九进制。1011 下一拍先到 1100 后立即异步复位，1100 不占一整拍。其余状态 0110→0111→1000→1001；1101→1110→1111→0000；均最终进入正常循环。

8．S=A⊕B，C=AB，是一位半加器。底部与非门后接反相器，所以进位是 AB，不能误写成 A′B。

9．按 Q3Q2Q1Q0 表示，从图得 D3=(Q0⊕Q1)+Q3′Q2′Q1′，D2=Q3，D1=Q2，D0=Q1。正常循环：1000→0100→0010→1001→1100→0110→1011→0101→1010→1101→1110→1111→0111→0011→0001→1000，共 15 态；0000→1000，能够自启动。特别注意最上方是异或门，以及 0000 是启动过渡态而非正常循环中的一态。

10—13：转换器与脉冲电路

10．4 位 DAC 满量程码 15 时，$|\Delta VREF/VREF|<1/(2\times15)=1/30\approx3.33\%$。若以满量程范围而非最大码定义精度，可见 1/32 的另一种规范，需说明口径。与输入码无关的常数误差属于失调误差；无规律随码变化主要来自电阻比值不准、开关电阻差异等非线性误差。

11．3 位逐次逼近，DAC 1LSB=1V，比较器另加半 LSB。试探过程 100→110→101→100；第二个时钟上升沿后 QAQBQC=110，最终输出 100。图示控制环有五位移位链，因此一次转换需 5 个时钟周期，不能仅套用“n 位 SAR 必为 n 拍”。

12．第一片为施密特触发器，阈值 5/3V、10/3V；第二片为多谐振荡器，$tH=(51k+47k)\times0.01\mu\times\ln2\approx0.679ms$，$tL=47k\times0.01\mu\times\ln2\approx0.326ms$，$T\approx1.005ms$。vI 上升越过 10/3V 时 vO1 由高变低，下降低于 5/3V 时由低变高。给定三角波相应时刻为 10/3、25/3、40/3、55/3ms；vO1 为高时第二片解除复位振荡，低时 vO2=0。每段开始的第一周期因初始电容电压不同可与稳态周期不同。

13．A 为 3000 米达标，B、C、D 为另三项达标，Y=A(BC+BD+CD)=ABC+ABD+ACD。按 ABCD 顺序 Y=1 的最小项为 11,13,14,15。用三个三输入与非门产生 (ABC)′、(ABD)′、(ACD)′，最后一个三输入与非门合并即可。

14：T 触发器格雷码十进制计数器

连续十个四位格雷码为 0000→0001→0011→0010→0110→0111→0101→0100→1100→1101→0000，进位在 1101 为 1。令每个未用态下一拍为 0000，则具有最直接的自启动保证。可先建立 D 等效式，再使用 Ti=Qi⊕Di：

现态十进制	0	1	3	2	6	7	5	4	12	13
次态十进制	1	3	2	6	7	5	4	12	13	0

对 Di，把上表中次态第 i 位为 1 的现态编号加入最小项集合；其余包括无效态都取 0。由此 D3=Σm(4,12)，D2=Σm(2,4,5,6,7,12)，D1=Σm(1,2,3,6)，D0=Σm(0,1,6,7,12)。这里 Σm 的变量次序为 Q3Q2Q1Q0。

四只上升沿 T 触发器共用 CLK，各输入 Ti=Qi⊕Di；进位 C=Q3Q2′Q1′Q0。全部未用状态由 Qi+=Qi⊕Ti=Di=0 可见下一拍归零。此表达方式给出了完整驱动，不必把冗长的 T 最简式写满整页。原手写解析 T2、T1、T0 处“略”已由本节补全。

六、2021—2022 第一学期

一、二：组合逻辑

一1. Y1=AD′+BD′+A′B′C；按最简与或非要求可写 Y1=(AD+BD+A′B′C′)′。带无关项的 Y2 可选 Y2=AD′+A′D+A′B′。复合函数 Y1⊕Y2 的规定最小项为 Σm(0,1,4,5,6,7)+d(3,9,10)；采用前述 Y2 实现时三个任意项都选 0。不同合法选择会得到不同异或函数式，需说明选择。

二1. 公共与非节点 H=(ABC)′，三只与门输出 AH、BH、CH，最终或非 Y=[H(A+B+C)]′=ABC+A′B′C′，只在三输入全相同（000、111）时为 1，是一致检测器。

二2. 要求 A⊕B=(BC)′，逐个枚举 ABC：Z=Σm(2,4,5,7)。选四选一 A1=A、A0=B，数据端依次 0,C′,1,C，使能有效。注意“两个逻辑量相等”应使用同或比较，不能直接将它们作与。

三：时序电路

1. D0=Q0′，T1=Q0Q2′，J2=Q0Q1，K2=Q0。状态式 Q0+=Q0′，Q1+=Q1⊕(Q0Q2′)，Q2+=Q0Q1Q2′+Q0′Q2，输出 C=Q0Q2。正常循环 000→001→010→011→100→101→000，为六进制。110→111→010，能够自启动。

2. A=0 时全部状态保持、Y=0。A=1 时 00→01/0，01→10/0，10→00/1，11→01/1。一组方程 D1=A′Q1+AQ1′Q0，D0=A′Q0+A(Q1⊙Q0)，Y=AQ1。代入四态即可核对；11 并不是无关状态，题图明确规定了它的转移。

四：器件应用

1．用 74163 实现 2421 码十进制：0000→0001→0010→0011→0100→1011→1100→1101→1110→1111→0000。置数数据为 1011，LD′=(Q3′Q2Q1′Q0′)′，同步清零端保持非有效，ENP=ENT=1。1111 下一拍利用二进制自然溢出到 0000。进位取 CO。把 74163 的同步置数当作异步会少一个状态。

2．Y1 的 A=0 时输出 B，A=1 时高阻。第二电路 C=1 时传输门传送 A，C=0 时节点由电阻上拉为 1，故 Y2=C(A⊕B)+C′B′。

3．JK 异步复位题：Q2=1 时立即清零 Q1，A=0 时清零 Q2。在给定八个有效下降沿，Q1 的高区间为第 1→2 沿、第 5→6 沿；Q2 高区间为第 2→3 沿、第 6→7 沿。第 3 沿前 Q1 仍处于异步清零，不能用“Q2 同沿将清零”提前释放它；忽略这一点会把 Q1 在第 3 沿错误置 1。

五：振荡器、移位寄存器与 DAC

振荡器输入有保护隔离电阻，采用越轨电容节点模型，T=2×9.1k×0.01μ×ln3≈0.199947ms，f≈5.001kHz。74HC194 的 S1=0、S0=1 固定右移，串行输入为 Q3′。按 Q0Q1Q2Q3 次序，状态为 0000→1000→1100→1110→1111→0111→0011→0001→0000。

ROM 地址按上述四位排列，对应十进制 0,8,12,14,15,7,3,1；点阵数据依次 0,2,4,6,4,6,8,10。ROM 四位接 10 位 DAC 最高四位，低六位为 0，故 DAC 码 N=64D，vO=−VREF·N/1024。VREF=−8V 时 vO=D/2，阶梯依次为 0,1,2,3,2,3,4,5V，每级保持一拍，周期 8T≈1.59958ms。不能把四位 ROM 数据直接当作十位 DAC 的低四位。

七、2022—2023 第一学期：新增完整解析

1—4：逻辑与器件

1．Y=[(AB+A′C)C]′+C′D。先化括号 C(AB+A′)=C(A′+B)，取反得 C′+AB′，已吸收 C′D，因此 Y=C′+AB′；最简或与 Y=(C′+A)(C′+B′)。

2．AB′+A′C 的等价或与式为 (A+C)(A′+B′)。用两个或非门产生 (A+C)′、(A′+B′)′，再一个或非合并；A′、B′ 由反相器或同输入或非门产生。

3．两个漏极开路输出形成线与：Y=(A⊕B)(BC)′=AB′+A′BC′。三个 CMOS 负载都在高电平时，漏电总和为 2×5μA+3×1μA=13μA，故 R≤(5−4.4)/13μ≈46.15kΩ。低电平由至少一只门独立保证灌流，R≥(5−0.33)/(4mA−3μA)≈1.168kΩ。可取 4.7kΩ、10kΩ 等范围内标准值。不能因为有两只输出门就默认灌电流能力总能相加到 8mA。

4．建立时间 tSU、保持时间 tH、时钟最小高/低脉宽、时钟到输出传播延时 tCQ、最高时钟频率；涉及异步端时还须恢复/撤销时间。定义时分别说明输入相对有效沿保持不变的前后区间。

5：二位乘二位乘法器

输入序为 M1,M0,N1,N0，输出 P3…P0 表示乘积。逐个枚举 16 种组合得 P0=Σm(5,7,13,15)，P1=Σm(6,7,9,11,13,14)，P2=Σm(10,11,14)，P3=m15。也可用部分积：P0=M0N0，P1=(M1N0)⊕(M0N1)，P2=M1N1⊕(M1M0N1N0)，P3=M1M0N1N0。

两片 138 扩展为 4—16 译码器：三个低位接公共地址，M1 用正/负使能分片。每个 Pi 由对应低有效译码输出经一个与非门合成，连接编号就是上述最小项集合。

6、7：ADC 与模 72

6. 8 位、10V 满量程 ADC 的 1LSB=10/256=39.0625mV；0.5V 信号只占约 12.8 个码，有效利用约 log2(12.8)=3.68 位。若要充分使用量程，应加入约 20 倍放大（留峰值余量），或选择更低的参考电压。理想量化误差约 ±19.53mV，已约为 0.5V 的 3.91%，尚未计增益、失调和噪声。

7. 两片 74160 同步预置 28，序列 28→29→⋯→99→28，共 72 态。个位数据 1000，十位数据 0010；个位 EP=ET=1，十位 EP=1、ET=个位 CO；两片 RD′ =1，公共 LD′ =十位 CO 的反相。只需一个反相器，满足最多两只反相器的要求。进位取十位 CO。

8、9：规则检测与异或网络

8. 违规有三类：用 C 不用 A，B 与 D 不相同，同时用 B、E。Y=A′ C+(B⊕D)+BE=A′ C+BD′ +B′ D+BE；利用覆盖关系可换成同样四项的 A′ C+BD′ +B′ D+DE，都是最简与或式。每一项均对应一种明确违规情况。

9. 设 p=(AB)′，u=(Ap)′，v=(Bp)′，则 uv=(A⊕B)′。中间门为三输入与非 w=(uvC)′，右上门为 (uvw)′、右下为 (Cw)′，末级与非得到 Y=uv⊕C=(A⊕B⊕C)′，为三位偶校验函数。注意右上也是三输入门，漏看一条输入线会得到错误函数。

选四选一 A1=A、A0=B，数据 D0=C′、D1=C、D2=C、D3=C′；使能接有效低电平。

10：含保护二极管的 CMOS 振荡器

本题与前述带隔离电阻的振荡器不同，输入节点由保护二极管限制在约 -0.7V 和 5.7V。阈值为 2.5V。每次输出跳变使电容节点越轨，随即被钳位，然后经 R 指数回到 2.5V。

$$t_H=t_L=RC\ \ln(5.7/2.5)=RC\ \ln 2.28;\ T\approx 1.64835RC,\ f\approx 0.606668/(RC)。$$

上电初态若电容电压为 0，第一次充电至 2.5V 的时间是 RC ln2，不等于稳态半周期。波形标出输出 0/5V，电容节点的 -0.7/5.7V 跳变及 2.5V 翻转阈值即可。

11：六状态 Johnson 计数器

正常循环 000→001→011→111→110→100→000。可选 D2=Q1、D1=Q0、D0=Q2′ Q1′ +Q2′ Q0，全体上升沿 D 触发器共接 CLK。未用态 010→100，101→010→100，最多两拍进入正常循环，满足自启动要求。若不要求自启动才可以简化成 D0=Q2′ 。

核对方法与来源

逻辑最简式与计数器设计均以全输入/全状态枚举检查，波形按原图时钟边沿和异步端优先关系推导。2019、2020 手写答案与试卷来自 USTC_CS_EXAM 学生仓库；2021、2022 同仓库新补。课程页 https://www.icourse.club/course/21880/ 另提供数电往年卷压缩包。课程页和学生仓库属于学习资料来源，均不代表授课教师正式发布的标准答案。