计算机原理与嵌入式系统：配套解析

对应2019-2020春、2022-2023春（桌面“计嵌真题23”）、2023-2024春扫描卷与半开卷题型示意卷。日期：2026-10-20。寄存器、存储器地址采用十六进制0x表示。选择题除明确列出字母外，以判定理由为准。

2019-2020 春季期末：全卷解析

一、填空1-10

1 运算器、控制器、存储器。2 补码10000000为-128；无符号11111111为255。3 结构相关、数据相关。4 半导体存储器、磁存储器。5 直接映射、全相联映射、组相联映射。

6 自动压栈的另外两项为PC和xPSR；加上题中LR、R0-R3、R12共8个字。7 统一编址、独立编址。8 1111111110000001，十六进制FF81，值-127不变。9 寻址、数据传输。10 各异常处理入口地址；首表项是初始MSP值，不能把首项也称为处理程序入口。

二、选择11-20

11 A，I^2C是串行接口。12 C，Cortex-M3 NVIC架构最多240个外部中断，实际芯片实现数量可少于240。13 B，满递减栈。14 B，R14为LR。

15 B，特定SRAM和外设区域支持位带；并非所有访问都要求对齐，也存在可执行SRAM和屏障指令。16 C，纯寄存器间接寻址不加额外偏移；A、B分别是前变址、后变址。

17 D，通常主存RAM不是ROM。18 C，“专为多任务优化”不是所有嵌入式系统的共同必要特征。

19 按该卷教材术语选D（CPU周期也称机器/总线周期）。严谨地说，现代系统的内部CPU机器周期与外部总线周期不一定等同；A、B、C均不能一般成立。

20 B。AHB-Lite为单主设备；INCR支持不定长突发；地址相位与数据相位流水执行，不能要求同一笔地址、数据同周期推出。

三、判断21-30

21 ×：Cortex-M3为改进哈佛结构，取指、译码、执行三级流水。22 ×：线程模式可特权也可非特权。23 √：部分特殊寄存器只允许特权访问。24 √：单主设备不需要多个主设备间的仲裁。25 ×：同一传输的地址与数据分属相继相位。

26 ×：冯诺依曼、哈佛属于组织结构，不能直接等同ISA。27 √：支持Thumb-2。28 按原卷“寄存器到寄存器”理解为√；若另一版本写为“寄存器到存储器”，则为×，应使用STR。29 ×：可配置优先级可改变先后，异常号只用于同优先级仲裁等情形。30 √：字扩展的数据线并联，片选决定哪一片响应；位扩展才把不同位数据线分组接入总线。

四、简答31-36

31 MIPS=时钟频率/(CPI×10^6)，能描述特定程序、特定指令集上的指令吞吐率。但不同ISA完成同一任务的指令数不同，指令复杂度和访存差异也不同，跨系统仅比MIPS不能客观比较任务速度；应比较同一工作负载的执行时间。

32 机器指令是ISA层面的操作；微程序是一串微指令，用来实现某条机器指令；一条微指令可同时发出若干不冲突的微操作控制信号。并非一条机器指令只对应一条微指令。

33 SRAM通常由双稳态单元保存数据，无需刷新、速度快、密度低、成本高；DRAM用电容存电荷，需刷新、密度高、成本低。二者常规形式均易失。

34 AMBA主要规范片上互连的逻辑信号和传输协议；芯片内部没有板级连接器，电压、工艺和物理实现由具体芯片决定，所以不统一定义机械和电气接口。

35 输入缓冲器隔离外设与内部总线，并通过三态控制避免冲突；输出锁存器在CPU写周期之后仍保持数据，使外设持续得到稳定输出。

36 用AIRCR.PRIGROUP把实现的优先级位分成抢占优先级和子优先级。抢占优先级决定能否打断正在运行的处理程序；子优先级只在待响应异常间排序，同抢占优先级不会因子优先级较高而互相抢占。数值小表示紧急程度高。

五、程序37-38

37 【原卷代码错误，不能给唯一R2】卷中连续写MOV R0,#76、MOV R0,#-1，然后CMP R0,R1；R1没有初始化，且“MOVH1”应为MOVHI。严格按原卷，R2取值依赖未知R1，无法唯一确定。

若按常见意图把第二行改为MOV R1,#-1，则无符号比较76<0xFFFFFFFF，MOVLS生效，R2=0x00000032；改成有符号GT/LE比较后76>-1，MOVGT生效，R2=0x00000064。Cortex-M3的Thumb条件执行应使用IT块或条件分支，不能直接把A32条件后缀当作任意T32指令语法。

38 C函数与汇编遵循AAPCS：前两个参数放R0、R1，结果放R0；汇编调用者在嵌套BL前保存LR并保持SP双字对齐。例如：

```
int add2(int a, int b) { return a + b; }
```

```
    .syntax unified
    .thumb
    .global call_add
    .thumb_func
call_add:
    push {r4, lr}
    movs r0, #12
    movs r1, #30
    bl add2
    pop {r4, pc}
```

六、GPIO与定时器39-42

39 先使能GPIOA时钟；设置PA2、PA3为50MHz推挽输出；调用初始化函数。卷中函数片段没有展示时钟使能，不代表可省略。

40 LED连接PA2、PA3，必须各有限流电阻。题面没有给LED极性，只给输出代码，无法唯一判断高电平点亮还是熄灭。若接“PAx→电阻→LED→GND”，高电平亮；若接“VCC→电阻→LED→PAx”，低电平亮。解析采用第一种接法画成文字连线，另一种同样合理。

41 ①PA2置1；②PA2置0。亮灭需结合上一问极性，不能仅凭WriteBit直接判定。

42 计数时间T=(PSC+1)(ARR+1)/f_TIM。若TIM2时钟确为72MHz，可取PSC=7199、ARR=4999：72MHz/7200=10kHz，5000次计数为0.5s。注意STM32的APB定时器时钟在APB分频不为1时通常为PCLK的2倍，不能把系统时钟无条件当成定时器时钟。

程序补充先初始化结构体或逐项设定字段，重置CNT、清UIF、使能、等待更新，结束后停表。反复调用时尤其要清计数器和上一次标志。

2023-2024 春季扫描卷：逐题解析

一、数据与总线填空1-15

1 0xFFFFFFF4作为无符号数是4294967284，饱和到8位无符号数为255。2 作为32位补码是-12，饱和到8位有符号数仍为-12。3 原8位补码为0xF4，值-12。

4 小端存储：0x20000004处F4，随后三字节FF、FF、FF。5 三级流水；Cortex-M4。6 NVIC、SysTick。

7 SRAM有效物理范围0x20000000-0x20007FFF（32KiB）。8 Flash范围0x08000000-0x0800FFFF（64KiB）。9 HRDATA为从设备/存储器到主设备/CPU的数据。10 HREADY=0延长当前数据相位、插入等待，同时保持下一笔地址相位；HREADY=1的时钟沿才完成当前传输。

11 图中的数据B对应地址相位0x00000004，值0x08001000，位于Code区的复位向量槽。12 LDR R1,[R0]前R0=0x00000004。

13 再执行LDR R1,[R2]，R2=0x08001000，会发起到Flash地址0x08001000的一次数据读；该地址的内容没有在表中给出。注意是LDR读内容，不是BX跳转执行程序。若“先存入R2”的指令紧邻本条，还存在读后写入的数据依赖，流水实现可能需要转发或等待。

14 数据C地址为0x22000024，是SRAM位带别名。偏移0x24=36，36/32的商1余4，所以对应0x20000001的bit1。0x20000000处字数据为0xFF002022，小端字节依次22、20、00、FF；0x20的bit1为0，故数据C=0。别名区用于对指定物理位进行原子读写。

15 数据D对应地址0x0000003C，故R0=0x0000003C，R1=0x0800F0F0。这是SysTick向量槽内容。另注意：有效Thumb处理入口的最低位通常应为1；表中示例入口低位均为0，若作为真实可执行向量使用还需修正Thumb位。

二、选择16-35

16 B：0x2121=8481>0x2024=8228>2024，所以最大为二进制项、最小为十进制项。

17 C：a=2147483645、b=3、c=-2、d=-2147483647；a+b正溢出，c+d负溢出，只有II、III、IV不溢出。

18 D：0.1、1/3、0.9不能用有限二进制精确表示；1、1/4、1/2可精确表示。19 B：I、III正确。机器指令由微程序解释、执行可分解为微操作。

20 E：III、VI、VII为正确组合；流水通常提高IPC而降低CPI，原IV把CISC/RISC关系说反。21 B：I、IV；重叠执行，时钟周期由最慢流水段和寄存器开销约束。

22 B：II、III、IV有读后写入依赖（RAW）；I、V、VI没有后一条读取前一条结果的依赖。23 C为明确正确组合：直接映射硬件简单、组内路数通常较小；“组数通常很小”不成立。该题E关于F407的Cache组织还依赖课程对ART和内核Cache的定义，不宜跨芯片泛化。

24 E（III、V、VI正确）。I的“更高可靠性和耐用性”不能无条件比较；闪存有擦写寿命，常规半导体RAM易失。25 地址可用于I/O寄存器；TCM也映射在处理器地址空间，不能说与主存是各自独立空间。按卷中选项，II、V为错误项。

26 D：IV、V错误，存在异步总线，单主设备无需多主仲裁。II“总线传输一定经过CPU内外”也不普适，DMA/主设备间传输是反例；此题的教材语境应与严格系统语境区分。

27 C：II、III错误，AHB地址与数据不复用，读写数据通道独立；IV“异步”也错，AHB是同步总线。选项C列出两项错误，但不是错误项的完整集合；答案需同时记住IV也错误。

28 F：I、III、V、VI都不是普遍正确的陈述；HSIZE指定每拍宽度而非总突发长度，INCR可不定长，INCR8/WRAP4指定拍数而非固定字节数，实际字节数还需乘每拍大小。题目选项没有完整覆盖这些错误项。

29 首先按地址能否被4整除筛选；再按“临时变量”应位于可写已实现RAM筛选。不能把仅满足对齐、但处于Code、保留或未实现区域的地址当成普通临时变量存放地址。

30 C：I、III、V错误；复位为特权线程，M4不是AArch64/A32处理器。VI也错误：非特权并非能访问所有寄存器。31 D：III、IV、VI错误；Code可含只读数据，外RAM可执行代码，位带只在指定SRAM与外设窗口。

32 对“MSP/PSP互为影子且值相同”“非特权只能用PSP”“入栈SP增加”“栈可在任意区域”均判错。栈应处于实现的、可写且可正常访存的存储区，ABI通常还要求公共接口8字节对齐；硬件SP低两位至少为0。题中没有一个选项能完整列出全部错误项，不能仅凭字母忽略其他错误。

33 C：II、IV、V错误。HSI是内部时钟；SysTick可用HCLK或HCLK/8；IWDG使用LSI，不能由SYSCLK任选分频提供。34 B：I、II、IV正确；I^2C总线地址是从器件地址，不是片内某寄存器的CPU映射地址。

35 C：III、IV错误。USART优先级可配置，且可被更高抢占优先级打断；引脚须正确配置复用。VI“全部挂APB1”同样错误，USART1挂APB2。

说明：本卷不少组合选项仅列若干真/假命题，不一定要求穷举全部命题；上文同时指出其他错误，防止把未出现在所选组合里的错误背成正确知识。

三、判断36-50

36 ×：Cache主要缓解CPU与主存速度差。37 若“写缓存”指内核写缓冲，则√；若按通用数据Cache解释，则不是所有Cortex-M均具备，术语需说明。38 √：位带提供单比特原子访问。

39 按该课程使用的早期M3 VTOR支持Code/SRAM范围的模型为√，不能套用支持更宽VTOR位的新内核来改成×。40 ×：PCIe即使x8多通道，仍是高速串行接口。41 √：抢占优先级更高可抢占。

42 若指STM32外存控制器FSMC的地址/数据复用模式可判√；内核AHB本身则不是地址/数据复用总线。43 √：0x40002022既在外设区又不满足SP字对齐，不能作为正常栈顶。

44 ×：两个地址间数据交换至少需要读、写等多次事务；独立HWDATA/HRDATA不表示一笔事务同时读写两地址。45 ×：APB不支持这种AHB/AXI式突发。46 ×：SPLIT允许从设备暂时释放总线等待重试，不是地址/数据流水相位的另一个名称。

47 √。48 ×：IWDG为独立看门狗，最大时延由其预分频与重装载决定；把其等同16位通用定时器得2秒是错误推理。49 ×：集成在同一芯片不排斥哈佛结构。50 ×：特权线程也可访问，限制在特权级而非仅Handler模式。

四(一) 51：1MiB外扩SRAM

每片128K×16bit=256KiB，需4片。可以两片并联成128K×32bit的一组，形成512KiB，再做两组字扩展；也可以4片组成16位存储器的4个地址段。STM32F103的FSMC外部数据总线实际支持16位，若落实到该芯片物理引脚，应采用后一种16位实现，不可仅凭内核32位数据线假设FSMC有32位引脚。

采用16位实现：CPU字节地址A1-A17接每片A0-A16；低8位数据接D0-D7，高8位接D8-D15，A0与字节选通信号共同选择低/高字节；高地址A18-A19译码选4片，范围可选0x60000000-0x600FFFFF。OE、WE接读写控制，未选芯片输出高阻。若按抽象32位接口作答，两组各2片，CPU A2-A18接片内地址，A19选组；还需每字节写使能。

四(二) 52：Cache与二维数组

数据容量16KiB，行64B，共256行，8路，故32组，每组8行。地址20位：块内6位，组号5位，Tag为9位。传统“主存页与Cache等容量”划分下，主存1MiB/16KiB=64页，每页256行；此处“页”不是虚拟存储的页表概念。

数组64×64×4=16384B，但起址为十进制20，不是64B对齐，覆盖257个主存块，不能同时全部留在仅256行的Cache中。若忽略起址偏移而说恰好装满，会漏算一个块。

a[0][3]位于地址20+3×4=32..35，块号0、组号0、块内偏移32..35；能放组0任一路，题目没有指定替换状态，无法唯一给物理Cache地址。若约定路k、组优先编址，则地址为[(0×8+k)×64+32 .. +35]，k=0..7。

假定冷Cache、LRU替换、只统计数组读：行优先4096次读，257次缺失，命中率3839/4096。按上述组映射逐次模拟，列优先同样257次缺失、3839次命中。虽然整个数组覆盖257块，但冲突的最早块在最后一块调入前已无需再访问，所以本题不能套用“小Cache下列访问全不命中”的结论。

四(三) 53：GPIO与500ms定时

按附录：DIP接PA2，输入应上拉，开关闭合接地；LED由PA3推挽输出，经限流电阻连接。读开关时判GPIO_ReadInputDataBit(GPIOA,GPIO_Pin_2)==0。附录初始化却把PA2、PA3一同设为输出，须把PA2单独改为输入上拉，否则开关接地会与输出驱动冲突。

在附录给定的“先置1后置0”为亮灭描述下，可采用PA3→限流电阻→LED→GND（高电平亮）。外部16MHz、未PLL且总线不再分频时，f_TIM2=16MHz，选择PSC=1599、ARR=4999即可500ms。

②为GPIO_WriteBit(GPIOA,GPIO_Pin_3,0x10)。F1库把非零BitVal当成置位，所以访问GPIOA->BSRR，而不是IDR；基址0x40010800，BSRR偏移0x10，写入地址范围0x40010810-0x40010813。建议把非规范参数0x10改成Bit_SET。读开关①才访问IDR，范围0x40010808-0x4001080B。

题目所谓“呼吸灯”其实只描述500ms亮、500ms灭的闪烁；真正呼吸效果需要逐渐改变PWM占空比。

四(四) 54：外部中断与位带

LED为PG3，DIP0/1为PG4/5，均上拉接开关到地。EXTI配置选择Port G、Line4、下降沿；NVIC通道应为EXTI4_IRQn（不是EXTI9_5_IRQn）。仅使能Line4后EXTI_IMR=0x00000010。

①BSRR=0x00000008使PG3置1；②BSRR=0x00080000使PG3置0；0x00080008同时置位/复位同一位不应作为推荐写法，按F4硬件置位优先，但应改成单一明确动作。

PG4从1到0触发EXTI4，在Handler中按LED当前物理电平翻转PG3，并清除Line4挂起位。附录另给了EXTI9_5_IRQHandler，但主程序没有使能Line5及其NVIC通道，所以拨动DIP1不会自动执行该Handler；不能把两个不同Handler的if当成同一次顺序执行。

读PG3位带地址：GPIOG基址0x40021800，IDR=0x40021810，别名=0x42000000+(0x21810×32)+(3×4)=0x4243020C。应把附录读引脚函数中的0x3C替换为该物理别名地址，并用volatile 32位读取。

四(五) 55：两字节串行帧

本卷时序明确为4个1、RW、RS、2个0，再传连续8位数据，总16位=2字节。MCU写指令RW=0、RS=0，首字节0xF0；写有效数据RS=1则0xF2。不能套用其他试卷/器件的三字节帧。

DEVICE寄存器地址按题给0x40002024，bit0为SCLK、bit1为SID，则位带地址分别0x42040480、0x42040484。定义时均须为volatile uint32_t左值。同步时钟200kHz，周期5μs；若delay_us只接受整数，可用低2μs、高3μs（忽略软件指令额外耗时），每一位在SCLK低时改变SID、高时保持稳定。

```
#define SCLK (*(volatile unsigned long *)0x42040480u)
#define SID  (*(volatile unsigned long *)0x42040484u)
void SendByte(unsigned char byte) {
    for (int i=0; i<8; ++i) {
        SCLK=0; SID=(byte & 0x80u) ? 1u : 0u;
        delay_us(2);
        SCLK=1; delay_us(3);
        byte <<= 1;
    }
    SCLK=0;
}
void SendInstruction(unsigned char cmd) {
    SendByte(0xF0);
    SendByte(cmd);
}
/*    SendInstruction(0x88); */
```

本例按该卷题图发送0xF0、0x88。精确200kHz实现还需计入GPIO写和函数开销，或改用硬件定时/串行外设。

2022-2023 春季（桌面“计嵌真题23”）

一、填空1-5

1 通常CPU内集成运算器、控制器；MCU还集成存储器和I/O。2 控制相关冲突；分支处罚/转移开销（branch penalty）。3 控制寄存器、状态寄存器。4 断点/返回地址；上下文。5 常见课程实验是Keil MDK/μVision与ST-LINK，但题面未给实验工具型号；若本班用IAR或J-LINK，应按实际实验填写，不能仅由处理器型号唯一推断。

二、选择6-29

6 二进制0x2F21=12065最大，2049最小。7 C：II、III、IV不溢出；32766+2正溢出，-2+(-32767)负溢出。8 0xF0000000的符号1、阶码224、尾数0，数值-2^97。

9 I、III正确。10 在课程简化模型下选B（II、III、IV），流水提高IPC，Load/Store和较规则指令更利于流水设计。11 I、V：流水段时钟由最慢阶段决定。12 C：II、III、V有RAW依赖。13 A：缓解CPU与主存速度差。

14 明确正确的组合为III、IV（B）；全相联通常减少冲突缺失、组内路数较小。关于F407 ART加速器与CPU内核通用Cache须区别，不能把二者的组织混为一谈。

15 A（I、II、III正确）；HDD不是以半导体保存主体数据，内存条、U盘、MCU则使用半导体存储。16 A（I、II、III正确），MCU外扩常用SPI/I^2C，不是通常用SATA接HDD。

17 B（I、II、IV正确）；异步总线是III的反例。18 D（IV、V错误）：I/O可编址，Cache内部行地址不等于主存线性地址空间。19 C（II、III错误），IV异步说法也错；同步AHB读写数据线分离。

20 I、III为错误命题；VI“WRAP4必须4个字”也不普适，4表示拍数。21 E：III、V、VI正确；向量表通常在Code区，但可重定位至符合限制的SRAM，表项是入口指针而非跳转指令，首项除外。

22 B：II、IV、VI为字对齐且可写RAM地址。23 C：II、III、IV；复位特权且用MSP，支持Thumb/调试状态，Handler/Thread两模式。

24 E（III、V、VI正确）；外部RAM也可执行代码，Cortex核的可配置大小端与具体STM32的小端实现不能混用。25 正确知识点是：片上外设1MiB与SRAM1MiB具有位带别名区；别名32MiB；位带有单比特原子性。Code、外设扩展区、外RAM不能直接套相同位带规则。

26 III、IV、V均错误，非特权线程不强制PSP、满递减栈入栈地址减小、栈不只限内部SRAM；“任意区域均可作栈”也错误。27 C（II、V错误）：HSI内部、IWDG独立LSI。28 A（I、II、IV正确），I^2C设备地址与CPU端口地址分属不同概念。29 A（I、II正确）；V读写DR收发也正确，USART1不在APB1。

三、判断30-43

30 ×，ARM家族并非都同一种存储组织。31 ×，部分存储接口地址/数据可复用。32 ×，Cache有自己的行/组/Tag组织。33 √，AHB和APB都有分开的读写数据信号。34 √，M3三段为取指、译码、执行。

35 ×，子优先级不能决定抢占。36 若指可正常使用的栈顶，0x00000000通常为只读Code映射，不能作为正常栈；若仅问MSR写SP的位值，和可否正常入栈是两回事。37 √，限制在特权级。38 ×，LDM/STM

等仍有对齐限制。39 √。40 √，部分Cortex-R支持锁步冗余以检测错误，不能泛化为全部型号必然启用。

41 ×，EXTI5-9等共享一个NVIC向量。42 √，最小系统核心为电源、时钟、复位及必要启动电路，SPI/I^2C非必需。43 ×，看门狗不是由16位通用定时器/SYSCLK计数上限直接决定。

四44：AHB时序与向量

方向为从设备到主设备。HREADY用于插入等待并指示数据完成。按地址相位到后续数据相位的对应关系，数据B来自0x00000000，数据C来自图中0x00000004；0x00000006是后一笔非对齐地址，不能因与数据C在图上横向相邻而直接配对。

数据B=0x20002000是复位装入MSP的初始栈顶；数据C=0x08000800是复位入口示意，作为真实Thumb入口指针应置最低位1。这些槽位于Code区，通常由Flash/启动映射提供。

四45：4MiB外存扩展

原题“1MB×16位”按常用芯片规格理解为1M×16bit（每片2MiB），需2片。若抽象32位数据总线，两片位扩展，CPU A2-A21接片A0-A19，分别接D0-D15、D16-D31，片选同为0x60000000-0x603FFFFF，还要字节选通。若按F103 FSMC实际16位总线实现，则2片字扩展，CPU A1-A20接片内地址，A21译码选片，数据线D0-D15并联，地址范围同样4MiB。

四46：直接映射Cache

主存256MiB为28位字节地址；行64B，offset6位；8行，index3位；Tag=19位。每行含512bit数据、19bit Tag、1个有效位，共532bit；8行共4256bit=532B。题目排除一致性和替换控制位，不能漏有效位；若题目另约定不计有效位，则为4248bit。

起址十进制20，a[0][3]地址32，主存块0，映射行0；a[2][1]地址20+4(2×64+1)=536，主存块8，也映射行0。

行优先程序相邻读，4096次访问257次冷缺失，命中3839/4096≈93.7256%；列优先步长256B，8行Cache不断冲突，实际模拟4096次均缺失。若忽略起址偏移会误写行优先15/16；起址20使首尾各占一个不满块。

四47：USART与GPIO地址

GPIOE_BASE=0x40021000，IDR偏移16，地址0x40021010。PEin(4)通过位带读取PE4，对应别名0x42420210；返回0或1。④使能GPIOD时钟；⑤把PD5、PD6配置为USART2复用引脚AF7。

⑦TXE表示发送数据寄存器空，允许写入下一数据，不等于整帧已从引脚发送完成（后者看TC）。⑧RXNE表示接收数据寄存器非空，有新数据尚未读取。

【原代码勘误】发送数据用USART2，检查TXE却写USART1，应统一为USART2。包含F4的GPIO结构和AHB1使能时，应使用对应F4头文件，不能照抄程序开头的stm32f10x.h。

四48：中断控制低电平点亮LED

接线图为VCC→电阻→LED→PG10/PG11，因此低电平点亮。①0x0C000000复位PG10和PG11，两灯亮；②0x00000C00置位，两灯灭。原LED0_IsOn实际读取引脚电平，函数名与“低电平为亮”相反，但程序分支仍能按当前电平翻转两灯。

main配置两灯输出、PE4/PE5输入上拉、PE5下降沿EXTI5，NVIC打开EXTI9_5；主循环等待。PE5接地时进入中断，两灯状态一起翻转；题干若说DIP0/1均可触发，原程序实际只使能DIP1。

要求PE4接地保持原功能，PE4不接地时LED0亮LED1灭，可在EXTI5处理入口读PE4分支；后一情形写BSRR=0x04000800，前一情形执行原翻转，并统一清Line5挂起位。

增设EXTI4：配置Port E、Pin4下降沿Line4，打开EXTI4_IRQn，在EXTI4_Handler写BSRR=0x00000C00熄两灯并清标志。要让EXTI4打断EXTI5，必须把EXTI5当前抢占优先级0调低为1，再把EXTI4设为0；不能在0之上再设更小的合法非负优先级。子优先级差异不能实现抢占。

节能可在while(1)用__WFI()等待中断，在保持唤醒源有效的前提下关闭闲置外设时钟；避免持续空转。进入睡眠前后应按实际芯片管理时钟。

四49：本卷串行帧

图中为5个前导1、RW、RS、1个0，组成8位头，再传连续D7-D0，共16位=2字节。写指令头0xF8，发送题给指令0x01时依次SendByte(0xF8)、SendByte(0x01)。与2024卷的4个1+两个0头0xF0不同。

SendByte按前一节低电平改变SID、随后拉高SCLK采样的8位循环实现；本题未指定时钟频率，延时参数只需满足外设建立/保持时间，不能擅自套2024卷的200kHz。

半开卷题型示意卷：全题对应解析

1-5：以学号构造的32位数

本题数值依赖考生学号，本册不假定用户的学号。令题目转换后32位数为W，最高位s=W>>31，余31位M=W&0x7FFFFFFF。

1 原码转补码：s=0时不变；s=1时为(-M)模2^32，原码负零转成0。2 补码转原码：若最高位0不变；否则真值W-2^32，原码为0x80000000|(-真值)。32位补码最小值-2^31无对应同位数原码，需单独标出不能表示。

3 题面说“小数点在最低比特的左边”，即只有1位小数；若为32位有符号补码定点数，范围[-2^30,2^30-1/2]；若无符号则[0,2^31-1/2]。若教师原意为常见纯小数“小数点在最高数值位左边”，则补码范围[-1,1-2^-31]。原题未注明符号约定，不能只给一个与题文字矛盾的范围。

4 IEEE754 binary32：符号s=(W>>31)&1，阶码e=(W>>23)&255，尾数字段f=W&0x7FFFFF；1≤e≤254时值=(-1)^s(1+f/2^23)2^(e-127)。e=0为零/次正规数，e=255为无穷或NaN。按W实际字段代入。

5 大端按低地址存最高字节；小端按低地址存最低字节。题中一处写地址到0x00010104，但表仅有4字节，32位W应占0x00010100-0x00010103。示例W=0x4321022B：大端43 21 02 2B，小端2B 02 21 43。

6-10：填空

6 结构相关、数据相关。7 半导体、磁。8 全相联、组相联。9 异常入口地址，首项为初始MSP。10 架构最多240个外部中断。

11-25：选择

11 D，X=-3、Y=-33、Z=32764，故Y<X<Z。12 B：单周期和理想单发射基本流水CPI=1，超标量可低于1。13 C，93.0146PFLOPS约9.3×10^16次/秒，即9.3千万亿。

14 F：正确应I、IV，给定组合没有对应。15 C为明确正确组合I、II、V；PROM不是可重复擦写，NAND密度高主要来自串联结构与共享连线，不能仅说“少一个选通管”。

16 题目依赖Cache未命中数据路径与写分配策略。Look-through下若约定所有读先经Cache填入再返回，则A符合教材；C写通不分配时写缺失可绕Cache，也能成立。原题没约定这些策略，不能把它作为严格唯一的通用判断题。

17、18为完全重复题，均选C（II、V正确），AHB同一笔地址和数据分属不同相位；19 B（II、III、IV）；20 E（I-VI均成立，选项无完整相符组合），SPI的四种CPOL/CPHA模式还决定边沿，首位预装载不能一概说总滞后半周期。

21 E：I、V、VII是关键正确命题，非特权不能通过自行写CONTROL恢复特权；Handler使用MSP，Thread可选MSP/PSP。22 B满递减栈。23 F，III所有访问均支持非对齐、IV全空间位带、VIII无需屏障均错误。

24 F中VI-X为正确组合；固定优先级异常并没有各自可编程优先级寄存器，IRQ号主要用于同优先级仲裁。25 F，I、III、VI正确；F103具体实现为小端，GPIO/TIM接入的总线不是用户任意挑选。

26-41：判断与简答

26×、27×、28√、29√、30×、31×、32√、33×、34×、35√。其理由与本册2020卷21-30一致。36×：“MemUsage”不是标准异常名称；应分清MemManage、UsageFault、BusFault，是否升级HardFault还依赖使能配置。

37 MIPS的定义、优缺点见2020卷31。38 SRAM/DRAM对比见33。39 TCM为紧耦合、确定延迟的软件可见存储区，须显式放置数据/代码；Cache为硬件自动按Tag保存主存副本，命中快但缺失延迟与替换影响确定性，两者不等同。

40 两套栈可把Thread任务栈与Handler系统栈隔离；任务用PSP、异常处理用MSP可降低任务栈溢出影响，便于RTOS切换和保护。41 优先级分组见2020卷36。

42：数组写入与Cache条件

(1) s[6]=0x08000006，为正整数2^27+6。(2) 地址为0x08000018-0x0800001B。(3) 大端最高地址字节为0x06，即00000110。

(4) 每行16B，s[6]在主存块0x00800001，块内偏移8-11；组号需知道相联路数a：组数=1024/a，组号=块号模组数。能放该组任一路；没有a及选路状态不能给唯一Cache物理地址。

(5) 若冷Cache且写分配，32KiB数组覆盖2048个对齐16B块，倒序写每块4个字，2048次写缺失；若写不分配，每次写都不把块载入Cache，8192次写均为Cache缺失。原题只说组相联，没给写策略，两个计数应分情形。

43：按图中的配置读容量

IRAM1=0x20000000、size=0x20000，即128KiB；IROM1=0x08000000、size=0x100000，即1MiB；外RAM1=0x60000000、size=0x10000，即64KiB，范围0x60000000-0x6000FFFF。

这些是图中启用的配置区域，不是仅凭F407型号宣称芯片总物理SRAM容量。用128K×8bit芯片实现64KiB时，可将FSMC配置8位，用1片的下64KiB，CPU A0-A15接片A0-A15，片A16固定0，D0-D7相连，高位地址全译码片选；其余一半容量不用。若强制实现抽象32位并行字接口，可4片位扩展、每片只用16Ki个地址，并加字节使能，硬件开销不同。

44：WRAP4与异常向量

WORD每拍4B，WRAP4窗口16B。0x38开始的地址依次0x38、0x3C、0x30、0x34，所以“???”=SEQ（编码11），地址A=0x30、B=0x34。HREADY为0时保持当前数据/下一地址，不能把等待当成又传了一拍。

数据1-4依次对应0x38、0x3C、0x30、0x34。按向量表，它们是PendSV入口、SysTick入口、DebugMonitor入口、保留槽内容。若数据1由LDR R1,[R0]读出，执行后R0仍0x38，R1为该槽存放的PendSV入口指针；附录只有向量槽地址，没有其存储值，不能把0x38本身当成入口。

45-46：GPIO/定时器与中断

45与2020卷39-42相同：先开时钟、PA2/3推挽；按自选且说明的LED极性解释亮灭；72MHz下PSC7199、ARR4999产生500ms，反复调用重置CNT并清标志。

46与2023卷48的PE5中断代码相同。①0x0C000000使PG10/11清零、两灯亮，②0x00000C00使两灯灭。main只配置EXTI5，不是两个开关同时触发。

问入口时，0x0000009C是EXTI9_5的“向量槽地址”，真正Handler入口是该槽里的32位函数指针（扣除Thumb最低位后为代码地址）。原题把槽地址称“入口地址”不严谨；题给数据不足以求函数实际入口值。

PE4接地保持原翻转，PE4不接地强制LED0亮LED1灭，可用：

```
void EXTI9_5_IRQHandler(void) {
    if (EXTI_GetITStatus(EXTI_Line5) != RESET) {
        if (GPIO_ReadInputDataBit(GPIOE,GPIO_Pin_4)==Bit_RESET) {
            GPIOG->ODR ^= (GPIO_Pin_10 | GPIO_Pin_11);
        } else {
            GPIOG->BSRR = 0x04000800u;
        }
        EXTI_ClearITPendingBit(EXTI_Line5);
    }
}
```

上例ODR读改写若与其他中断同时改同一端口，可改为读状态后用一次BSRR明确设置所需位，避免竞争；本题单Handler学习模型下展示翻转关系。

技术核对依据

Arm Cortex-M3 Technical Reference Manual（DDI0337系列）、Cortex-M3 Devices Generic User Guide（DUI0552A）、AMBA AHB Protocol Specification，以及ST RM0008/RM0090。所有架构差异均需落到具体内核修订和芯片实现；本册不把M3、M4和其他Cortex内核的特性互相套用。

https://documentation-service.arm.com/static/5ea823e69931941038df1af5

https://documentation-service.arm.com/static/6036810d5319e554d4ba108e

https://www.st.com/resource/en/reference_manual/rm0090-stm32f407-advanced-armbased-32bit-mcus-stmicroelectronics.pdf