

# Aula 4


Organização de Computadores Caminho de dados do conjunto de instruções do MIPS

Profa. Débora Matos

Registradores acrescentados na implementação multiciclo:


- Registrador de Instrução Instruction Register (RI)
- Registrador de dados da memória Memory Data Register (MDR).

RI e MDR são usados para salvar a saída da memória referentes a uma leitura de instrução e uma leitura de dados, respectivamente.




Registradores acrescentados na implementação multiciclo:

- Registradores A e B usados para conter os valores dos registradores operandos lidos do banco de registradores.
- Registrador ALUOut registrador de saída da ALU




Exemplo do caminho de dados da seguinte instrução: add \$s3, \$s2, \$s1

1°) Busca da instrução na memória de instruções: PC contém o endereço da próxima instrução. A partir desse endereço a instrução é lida e salva no RI.




Exemplo do caminho de dados da seguinte instrução: add \$s3, \$s2, \$s1

2°) Próximo passo, a instrução é decodificada. Nesse caso é verificada a operação a ser realizada de forma a ativar a operação e os módulos requeridos em cada ciclo pela unidade de controle.




Exemplo do caminho de dados da seguinte instrução: add \$s3, \$s2, \$s1

3°) Como é uma instrução do tipo R, os operandos estão no banco de registradores. Os campos referentes aos registradores usados são informados e os dados a serem somados são lidos e escritos nos registradores A e B.




Exemplo do caminho de dados da seguinte instrução: add \$s3, \$s2, \$s1

4°) A soma entre os registradores A e B (referentes aos registradores \$s1 e \$s2) é realizada na ALU e o resultado é salvo no registrador de saída da ALU (ALUOut).



Exemplo do caminho de dados da seguinte instrução: add \$s3, \$s2, \$s1

5°) O resultado da operação precisa ser escrito no registrador de escrita o banco de registradores, nesse caso, o \$s3. Para isso, o registrador de escrita é identificado na instrução (no IR) e o resultado da soma escrito.



Analisaremos o caminho de dados das seguintes instruções:

- Instruções de referência a memória: lw e sw
- Instruções com a ULA: add, sub, and, or e slt;
- Instruções beq e j (jump)

As instruções do MIPS apresentam regularidade. A maioria das instruções implementam etapas semelhantes. Para todas as classes de instruções os próximos 2 passos são executados:

- Ler o valor do endereço que consta no PC e buscar a próxima instrução da memória.
- Ler os registradores do banco que serão utilizados na instrução.

A instrução load precisa ler apenas 1 registrador, mas a maioria das instruções leem 2 registradores.


Após as 2 etapas idênticas para todas as instruções, as demais etapas dependem da classe de cada instrução:

- Instruções de referência a memória (lw, sw);
- Instruções lógicas e aritméticas;
- Instruções de desvios


•Na terceira etapa, com exceção da instrução de jump, todas as demais utilizam a ULA.

Para as seguintes instruções, que operação é realizada na ULA: beq, slt, lw, sw?


- Após a terceira etapa, as ações para completar a execução da instrução dependem da sua classe:
  - Instruções de referência à memória irão acessá-la.
  - Instruções do tipo R, precisam escrever o resultado da ALU no registrador de destino.
  - A instrução de desvio, ou mudará o valor do PC com base na comparação ou irá incrementá-lo em 4 posições.



Esta é a estrutura básica dos componentes da organização para executar tais instruções.



O que está faltando no projeto para a correta execução do grupo de instruções definido?



Analisando a instrução beq:

beq, \$t1, \$t2, offset


O endereço de desvio precisa ser calculado.
 No entanto, o campo offset possui apenas 16 bits.

 O endereço de destino é calculado somando o campo de offset estendido com o PC.

Analisando a instrução beq:

beq, \$t1, \$t2, offset

- Observações:
  - A base para o cálculo do endereço de desvio é o endereço da instrução seguinte ao desvio (PC + 4);
  - O campo offset é deslocado em <u>2 bits para a esquerda</u> para compor um offset de 1 palavra.
- Sendo assim, o caminho de dados de desvio precisa de 2 operações: calcular o endereço de destino e comparar o conteúdo do registrador.



- No conjunto de instruções do MIPS, os desvios são atrasados, ou seja a instrução imediatamente posterior ao desvio é sempre executada.
- Essa solução facilita a implementação das técnicas de pipeline.

- Caminho de dados single cycle (ciclo único):
  - Quando as instruções são projetadas para operar em apenas 1 ciclo de clock, nenhum recurso do caminho de dados pode ser reutilizado em cada instrução.
  - Sendo assim, cada elemento que precisa ser acessado mais de uma vez em cada instrução precisa ser replicado.
  - Exemplo: é preciso ter uma memória de dados separada da memória de instruções.


Porque na implementação de ciclo único as memórias de dados e instruções precisam ser separadas?

- 1)Dentro de um mesmo ciclo não é possível ler dois dados da memória.
- 2)Ter memórias separadas é menos dispendioso.
- 3)Permite tamanho da palavra diferente que o tamanho da instrução.

- Instruções do tipo R x instruções de acesso à memória:
  - As instruções do tipo R enviam para a ALU dados vindos de <u>2 registradores</u>.
  - As instruções de acesso à memória usam a ALU para o cálculo do endereço, mas <u>uma das</u> <u>entradas é o campo offset de 16 bits</u> com sinal estendido da instrução.
  - O valor armazenado no <u>registrador de destino</u> vem da ALU (para instruções do tipo R) ou da memória (para instrução load).

#### **Exercício:**

um caminho de dados para instruções do tipo R e de acesso à memória considerando que as instruções levam 1 ciclo de clock.




#### **Exercício:**

b) O que precisaria mudar nessa organização para implementar a seguinte instrução (soma e salva o resultado em uma posição de memória)? Que HW a mais precisa ser adicionado:

addm \$s1, \$s2, offset

Questão (prova): Um grupo de engenheiros verificou que seria interessante criar uma instrução de branch condicional que realize a comparação diretamente com um valor imediato (immed) passado na instrução. Quando o desvio ocorre (no caso dos valores comparados serem iguais), o endereço de desvio a ser passado para o PC será o valor armazenado no registrador informado na instrução, conforme exemplificado a seguir.

beqi \$s0, \$s1, immed # se \$s0 == immed faça PC = \$s1




Em que situação este MUX é utilizado? Para quais instruções?

#### Funções da ALU:

ALU control lines	Function			
0000	AND			
0001	OR			
0010	add			
0110	subtract			
0111	set on less than			
1100	NOR			

#### Implementação da ALU em VHDL:



$S_2$	S1	So	Function (F)		
0	0	0	A+B		
0	0	1	A-B		
0	1	0	A-1		
0	1	1	A+1		
1	0	0	A ∧ B		
1	0	1	$A \vee B$		
1	1	0	NOT A		
1	1	1	A ⊕ B		

#### Implementação da ALU em VHDL:

VHDL Code for 4-bit ALU

```
library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
     use IEEE.NUMERIC STD.ALL;
 4
     entity alu is
     port( Clk : in std logic; --clock signal
 6
             A,B : in signed(3 downto 0); -- input (
             S : in unsigned(2 downto 0); -- Operat:
 8
             F : out signed(3 downto 0) -- output (
 9
10
     end alu;
11
12
     architecture Behavioral of alu is
13
14
     signal t1,t2,t3: signed(3 downto 0) := (other:
15
16
17
     begin
18
     t1<= A;
19
     t2<= B:
20
21
     F<= t3;
22
```

Implementação da ALU em VHDL:

```
process(Clk)
23
24
     begin
25
26
         if(rising_edge(Clk)) then -- Do the calcula
27
             case S is
                 when "000" =>
28
                     t3<= t1 + t2; --addition
29
                 when "001" =>
30
31
                     t3<= t1 - t2; --subtraction
32
                 when "010" =>
                     t3<= t1 - 1; --sub 1
33
                 when "011" =>
34
35
                     t3<= t1 + 1; --add 1
                 when "100" =>
36
                     t3<= t1 and t2; --AND gate
37
                 when "101" =>
38
                     t3<= t1 or t2; -- OR gate
39
                 when "110" =>
40
                     t3<= not t1 ; --NOT gate
41
                 when "111" =>
42
                     t3<= t1 xor t2; --XOR gate
43
44
                 when others =>
                     NULL;
45
46
             end case;
         end if;
47
48
49
     end process;
50
51
     end Behavioral;
```

#### Funções da ALU:


Instruction opcode	ALUOp	Instruction operation	Funct field	Desired ALU action	ALU control input
LW	00	load word	XXXXXX	add	0010
SW	00	store word	XXXXXX	add	0010
Branch equal	01	branch equal	XXXXXX	subtract	0110
R-type	10	add	100000	add	0010
R-type	10	subtract	100010	subtract	0110
R-type	10	AND	100100	AND	0000
R-type	10	OR	100101	OR	0001
R-type	10	set on less than	101010	set on less than	0111

#### Analisando o formato das instruções:


Field	0	rs	rt	rd	shamt	funct	
Bit positions	31:26	25:21	20:16	15:11	10:6	5:0	
a. R-type i	nstruction						
Field	35 or 43	rs	rt		address		
Bit positions	31:26	25:21	20:16	15:0			
b. Load or	store instr	uction					
<u> 2009</u> 000	Δ	rs	rt		address		
Field			5.000				

- Branch instruction
  - •Registrador de destino é o rt para operações de load e para instruções do tipo R, ele é o rd.
  - Assim, é preciso usar mais um multiplexador para definir que campo será usado para o registrador de destino.

Atualizando o novo caminho de dados:




Porque é preciso adicionar essa AND?




Definições dos sinais de controle conforme o tipo de instrução

Instruction	RegDst	ALUSTC	Memto- Reg				Branch	ALUOp1	ALUOp0
R-format	1	0	0	1	0	0	0	1	0
1 w	0	1	1	1	1	0	0	0	0
SW	X	1	X	0	0	1	0	0	0
beq	X	0	X	0	0	0	1	0	1



Instruções tipo R



# Caminho de dados das instruções

#### Unidade de Controle

Instruction	RegDst	ALUSTC	Memto- Reg	Reg- Write		Mem- Write	Branch	ALUOp1	ALUOp0
R-format	1	0	0	1	0	0	0	1	0
1w	0	1	1	1	1	0	0	0	0
SW	Х	1	Х	0	0	1	0	0	0
beq	Х	0	X	0	0	0	1	0	1

Sinal	Efeito quando inativo	Efeito quando ativo
RegDst	Reg de escrita vem do campo rt (bits 20:16)	Reg de escrita vem do campo rd (bits 15:11)
RegWrite	Nenhum	Registrador de escrita recebe o dado de escrita
ALUSrc	O segundo operando da ALU vem da segunda saída do banco de registradores	O segundo operando da ALU consiste nos 16 bits mais baixos da instrução com sinal estendido.
PCSrc	O PC é substituído pela saída do somador que calcula o valor de PC + 4	O PC é substituído pela saída do somador que calcula o destino do desvio.
MemRead	Nenhum	O conteúdo da memória de dados designado pela entrada Endereço é colocado na saída Dados de leitura.
EscreveMem	Nenhum	O conteúdo da memória de dados designado pela entrada Endereço é colocado na saída Dados da leitura.
MemparaReg	O valor enviado à entrada Dados para escrita do banco de registradores vem da ALU	O valor enviado à entrada Dados para escrita do banco de registradores vem da memória de dados.

# Caminho de dados das instruções

### Instrução jump


#### Relembrando:

Field	000010	address	
Bit positions	31:26	25:0	

- 4 bits superiores do PC + 4 (bits 31:28 do endereço da instrução imediatamente seguinte);
- 2) Campo de 26 bits imediato da instrução jump;
- 3) Os 2 bits menos significativos: 00b

# Caminho de dados das instruções

### Instrução jump




#### Sinais de controle

Input or output	Signal name	R-format	1w	sw	beq
Inputs	Op5	0	1	1	0
	Op4	0	0	0	0
	Op3	0	0	1	0
	Op2	0	0	0	1
	Op1	0	1	1	0
	ОрО	0	1	1	0
Outputs	RegDst	1	0	χ	χ
	ALUSrc	0	1	1	0
	Mem to Reg	0	1	χ	Χ
	RegWrite	1	1	0	0
	Mem Read .	0	1	0	0
	MemWrite	0	0	1	0
	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOp0	0	0	0	1

É possível combinar alguns dos sinais de controle. Substituir um por outro ou pelo seu inverso?


### Arquiteturas multiciclo

Como as instruções são divididas <u>em etapas</u> <u>similares</u>, podemos usar cada etapa para construir uma **arquitetura multiciclo**.



Por que uma implementação de ciclo único não é utilizada atualmente?

- 1. A frequência de clock ficaria limitada pela pior instrução (caminho mais longo);
- 2. Embora CPI seja 1, o desempenho de uma proposta de ciclo 1 é sempre pior;
- 3. Quando possui várias instruções, as situações anteriores pioram consideravelmente;
- 4. Não permite tornar o caso comum mais rápido.



Registradores requeridos em uma implementação multiciclo


- Em uma implementação multiciclo cada etapa do circuito levará um ciclo de clock.
   Exemplos:
  - leitura/ escrita na memória 1 ciclo
  - leitura/ escrita no banco de registradores 1 ciclo
  - operação com a ULA 1 ciclo
- No final do ciclo, todos os dados gerados precisam ser armazenados em um registrador.
- Uma implementação multiciclo é a base para aplicação de pipeline.

- Os dados usados pela <u>mesma instrução</u> em um ciclo posterior precisam ser armazenados em um desses registradores adicionados na arquitetura.
- Os dados usados <u>pelas instruções</u>
   <u>subsequentes</u> em um ciclo de clock posterior
   são armazenados em um dos elementos de
   estado visíveis ao programador: memória,
   banco de registradores, PC.

Registradores acrescentados na implementação multiciclo:


- Registrador de Instrução Instruction Register (RI)
- Registrador de dados da memória Memory Data Register (MDR).

RI e MDR são usados para salvar a saída da memória referentes a uma leitura de instrução e uma leitura de dados, respectivamente.



Registradores acrescentados na implementação multiciclo:

- Registradores A e B usados para conter os valores dos registradores operandos lidos do banco de registradores.
- Registrador ALUOut registrador de saída da ALU



### Arquiteturas multiciclo

- Em uma arquitetura multiciclo, cada etapa na execução levará 1 ciclo de clock. Só que agora um ciclo de clock é definido com um tempo muito menor.
- A vantagem agora é que uma unidade funcional pode ser utilizada mais de uma vez por instrução, desde que seja usada em diferentes ciclos de clock.
- Considerando a tabela abaixo, qual seria o ciclo de clock para uma arquitetura multiciclo?

Instruction	Instr fetch	Register read	ALU op	Memory access	Register write	Total time
lw	200 ps	100 ps	200 ps	200 ps	100 ps	800 ps
sw	200 ps	100 ps	200 ps	200 ps		700 ps
R-format	200 ps	100 ps	200 ps		100 ps	600 ps
beq	200 ps	100 ps	200 ps			500 ps

1 ps = one picosecond = 1 x  $10^{-12}$ s - see S.I. prefixes

### Arquiteturas multiciclo

- Sendo assim, é possível reduzir a quantidade de hardware;
- É possível utilizar uma única unidade de memória para instruções e dados;
- Existe uma única ALU;
- Alguns registradores precisam ser adicionados após cada unidade funcional, para conter a saída dessa unidade até o valor ser usado em um ciclo de clock subsequente.