
FlipFlops

- Disciplina: Técnicas Digitais
- Aula FlipFlops
- Bibliografia Básica:
 - Sistemas Digitais: Princípios e Aplicações, Ronald
 J. Tocci e Neal S. Widmer

FIGURA 5-2 Símbolo geral para um flip-flop e definição dos seus dois estados de saída possiveis.





Estados de saída

Q = 1, Q = 0: denominado estado ALTO ou 1; também chamado de estado SET

Q = 0, $\overline{Q} = 1$: denominado estado BAIXO ou 0; também chamado de estado CLEAR ou RESET


Sistemas Digitais: Princípios e Aplicações Ronald J. Tocci e Neal S. Widmer

4

-Q

(b)

Flip-Flop SC – Portas NAND



Set	Clear	Saída
1	1	Não muda
0	1	Q = 1
1	0	Q = 0
0	0	Inválida*

*Produz Q = Q = 1

(b)

A entrada diferencia a NAND

FIGURA 5-3 Um latch com portas NAND tem dois estados de repouso possíveis quando SET = CLEAR = 1.








FIGURA 5-4 Pulsando a entrada SET para o estado 0 quando (a) Q=0 antes do pulso na entrada SET; (b) Q=1 antes do pulso na entrada SET. Observe dois casos a saída Q termina em nível ALTO.



Set	Clear	Saída
1	1	Não muda
0	1	Q = 1
1	0	Q = 0
0	0	Inválida*

*Produz Q = Q = 1





Latch SC Exemplo 1

Set	Clear	Saída
1	1	Não muda
0	1	Q = 1
1	0	Q = 0
0	0	Inválida*

*Produz $Q = \overline{Q} = 1$




FIGURA 5-9 (a) A trepidação de um contato mecânico gera múltiplas transições na tensão; (b) latch NAND usado para eliminar as múltiplas transições na tensão.





FIGURA 5-10 (a) latch com portas NOR; (b) Tabela-verdade; (c) Símbolo simplificado.








FIGURA 5-14 Sinais de clock.



Sistemas Digitais: Princípios e Aplicações Ronald J. Tocci e Neal S. Widmer

Capítulo 5

FIGURA 5-15 Flip-flop com clock tem uma entrada de clock (CLK) que pode ser ativada por (a) uma borda de subida ou (b) por uma borda de descida. As entradas de controle determinam o efeito da transição ativa do clock.




Sistemas Digitais: Princípios e

Aplicações

Ronald J. Tocci e Neal S. Widmer

FIGURA 5-17 (a) Flip-flop S-C com clock que responde apenas à borda positiva do pulso de clock; (b) tabela-verdade; (c) forma de ondas típicas.



Entradas			Saídas
S	С	CLK	Q
0	0	_	Q ₀ (não muda)
1	0	_	1
0	1	_	0
1	1	_	Ambígua

 Q_0 é o nível lógico da saída antes da borda de subida (1) do CLK. A borda de descida (1) do CLK não gera mudança na saída Q.





FIGURA 5-18 Flip-flop S-C com clock disparado apenas nas transições negativas do clock.







Entradas		Saídas	
S	С	CLK	Q
0	0	-	Q ₀ (não muda)
1	0	-	1
0	1	-	0
1	1	-	Ambígua

Sistemas Digitais: Princípios e Aplicações Ronald J. Tocci e Neal S. Widmer

FIGURA 5-19 Versão siplificada do circuito interno de um flip-flop S-c disparado por borda.





I	Entradas		Saídas
S	С	CLK	Q
0	0		Q ₀ (não muda)
1	0	_	1
0	1		0
1	1		Ambígua

Capítulo 5


Tabela do Latch NAND

Set	Clear	Saída
1	1	Não muda
0	1	Q = 1
1	0	Q = 0
0	0	Inválida*

*Produz Q = \overline{Q} = 1

FIGURA 5-20 Implementação de um circuito detector de borda usado em flip-flops disparados por bordas: (a) borda positiva. A duração dos pulsos CLK* é normalmente de 2 a 5 nanossegundos.






Sistemas Digitais: Princípios e Aplicações Ronald J. Tocci e Neal S. Widmer

Capítulo 5

Flip-Flops JK




J	K	CLK	Q
0	0	_	Q ₀ (não muda)
1	0	_	1
0	1		0
1	1	_	Q ₀ (comuta)

Κ CLK b g ➤ Tempo Q Comutado Resetado Sem Resetado Comutado Comutado alteração (b)

(a)


FIGURA 5-22 (a) Flip-flop J-K disparados apenas nas transições negativas do clock.






J	K	CLK	Q
0	0	-	Q ₀ (não muda)
1	0	-	1
0	1	-	0
1	1	-	\overline{Q}_0 (comuta)

FIGURA 5-23 Circuito interno de flip-flop J-K disparado por borda.




Flip-Flop JK - Entradas Assíncronas



		_	
PRESET	CLEAR		Resposta do FF
1	1		Operação com clock*
0	1		Q = 1 (independente do CLK)
1	0		Q = 0 (independente do CLK)
0	0		Não usada


*Q responderá a JK e CLK



Ponto	Operação
а	Comutação sincronizada na borda de descida de CLK
b	Q é assincronamente colocada em 1 quando PRE = 0
С	Comutação síncrona
d	Comutação síncrona
е	Q é assincronamente colocada em 0 quando CLR = 0
f	CLR se sobrepõe à borda de descida de CLK
g	Comutação síncrona


(b)






Master slave JK flip-flop with asynchronous preset and clear

Flip flop Tipo D



المالية المالية

Princípios e Aplicações Ronald J. Tocci e Neal S. Widmer



S. Widmer

Capítulo 5