uPMU prototipo — Hoja 3/3: el circuito que simula LTspice

Mismo circuito que los netlists de netlists/*.cir · valores = codigo/params.py · los elementos en gris son del MODELO: no se compran ni se sueldan


Qué cambia respecto de la hoja 1 (de montaje)

1. Los transformadores ya no son ideales: llevan magnetizante Lm y devanado Rw.
   Adelantan la fase ε = (Rw + Rb)/(ω·Lm), que depende de la frecuencia.
2. El pin del ADC lleva su red de muestreo (abajo), no solo la parásita.
3. Lm sale del límite de la hoja de datos, no de una medida: CONFIRMAR.

Consecuencia medida en la simulación

Con el transformador ideal la fase V−I daba 0,0000° exactos.
Con el modelo real: −0.1733° a 50 Hz y −0.1444° a 60 Hz.
La calibración de un punto la quita en f0, pero no fuera de f0:
a f0 ± 5 Hz el TVE pasa de ~0,01 % a 0,15–0,27 % (límite de la norma: 1 %).

CANAL DE TENSIÓN




Modelo del transformador

ε = (Rw + Rb) / (ω·Lm)   [adelanto]

Lm NO se inventó: se derivó del
error de fase de la hoja de datos.
ZMPT101B: ≤ 20′ con 100 Ω de carga
(aquí la carga es 470 Ω = 4,7×).
SCT-013: la hoja no lo publica;
se mantiene el supuesto de 1°.

	50 Hz	60 Hz
ε_V	+0.827°	+0.689°
ε_I	+1.000°	+0.833°
RC	-0.679°	-0.814°

RED DE MUESTREO DEL ADC (modelo; está dentro del STM32F303K8)



¿Asientan 12 bits en la ventana de muestreo? Sí, con 46× de margen

τ = (Rsv + R_ADC) · C_SH = (1 kΩ + 1 kΩ) · 5 pF = 10.0 ns
12 bits piden ln(2^{13})·τ = 90 ns; la ventana dura 4.10 µs → margen 46×

Simulado con el interruptor real (netlists/uPMU_AFE_adcsh.cir), 60 ventanas:
error entre C_SH y el pin al cerrar = 0.0028 LSB (canal V), 0.0017 LSB (canal I).

Ayuda que Cfv = 10 nF sea 2000× el condensador de muestreo: la carga que se
redistribuye vale 5 pF / 10 nF = 5·10^{-4} de la diferencia entre muestras.

Hoja de simulación, no de montaje: Lm, Rw, R_ADC y C_SH son elementos del modelo. Para armar, usar la hoja 1/3. Los puntos CONFIRMAR están en docs/RESULTADOS_LTspice.pdf.