TD n°2 Electrocinétique: Traitement numérique des signaux - électronique logique

Traitement numérique des signaux

EXERCICE N°1:

Repliement

On échantillonne un signal analogique à 500~Hz. Ce signal est la somme de 3 sinusoïdes pures de fréquences 50, 100, et 300~Hz.

- Donner l'allure du spectre de ce signal analogique.
- 2 Donner l'allure du spectre du signal échantillonné.
- Onner enfin l'allure du signal analogique reconstruit à partir du signal échantillonné. On pourra s'aider d'une calculatrice graphique pour ce travail.

EXERCICE N°2:

Multiplexage temporel d'une transmission télé-


phonique

L'augmentation incessante des coûts de production des métaux a forcé les électroniciens à trouver des solutions permettant d'économiser l'exploitation des conducteurs électriques lorsqu'il s'agit de véhiculer des signaux par voie filaire. Parmi les solutions envisagées, le multiplexage est l'une des plus répandues aujourd'hui; elle est couramment employée dans les voitures modernes, mais également dans l'installation des lignes téléphoniques dont il est question dans cet exercice.

Un de ces systèmes est le M.I.C pour Modulation d'Impulsions et Codage, permettant la transmission simultanée de 30 communications sur la même ligne.

• Pour ce faire, chaque signal est tout d'abord numérisé. Justifiez le choix de la cadence de 8000 échantillons par seconde, sachant que la bande fréquentielles est limitée à [300 Hz;3400 Hz].

Afin d'assurer la transmission simultanée de 30 voix, le signal est organisé en trames de 32 intervalles de temps (IT) chaque communication se voyant assigner un I.T. par trame (cf figure ci-dessous). Les deux I.T. restants servent à la gestion du réseau.




- Quelle est la durée d'une trame? En déduire le débit d'échantillons par seconde, toutes communications confondues. Chaque signal vocal est numérisé sur 8 bits selon une loi non linéaire (on parle de compression)
- **1** Déterminer le débit binaire, exprimé en bits par seconde, du signal complet.
- 4 La loi de compression distribue les niveaux de quantification de manière non équidistante, le quantum étant plus faible pour les faibles valeurs de signal. Quel en est l'intérêt, sachant que les signaux vocaux varient dans une large gamme d'amplitude?

EXERCICE N°3:

Etude d'un CNA 4 bits à résistances pondérées dans un

lecteur de CD


Les haut-parleurs de chaine Hifi fonctionnent avec des signaux analogiques; ainsi, la restitution par ses derniers du son enregistré sous forme numérique sur un support optique CD nécessite l'utilisation d'un CNA ou convertisseur numérique-analogique. On propose ici l'étude d'un CNA 4 bits à résistances pondérées dont le schéma de principe est donnée ci-dessous:



Il est constitué d'une tension E constante de référence, de 4 résistances notées n $(0 \le n \le 3)$ de valeur $R_n = \frac{R}{2^n}$ et de 4 interrupteurs K_n . Un interrupteur ouvert est l'état 0 et un interrupteur fermé est l'état 1.

Par exemple, 1101 signifie $K_3 = 1$, $K_2 = 1$, $K_1 = 0$, et $K_0 = 1$. Un convertisseur courant-tension (bloc en pointillés) donne une tension U_g .

On donne la caractéristique entréesortie du convertisseur (voir tracé cicontre); il se comporte en sortie comme un générateur de tension parfait de f.e.m. $U_g = R'i$ tant que la tension de saturation $V_{sat} = 15 \ V$ n'est pas atteinte. Il sature à $V_{sat} = 15 \ V$ si on lui demande une tension supérieure.



- **0** Déterminer l'intensité du courant circulant dans la résistance R_n en fonction de K_n , R, et E. En déduire u_s en fonction des K_n , de R, R', et de E. Commenter le résultat obtenu.
- Application numérique. On choisit dans un premier temps R = R' et $E = 1 \ V$. Calculer la valeur de tension correspondant à 0000, 0001, 0010, 0011, 0100. Calculer également la tension de sortie maximale, correspondant 1111.Commentaire?


- En réalité, le signal audio est enregistré sur un CD avec $16\ bits$. On place donc en parallèle $16\ résistances$ de valeurs $R_n = \frac{R}{2^n}$ ($0 \le n \le 15$). Calculer la valeur maximale correspondante (convertie en décimal), et en déduire la tension maximale demandée en sortie de montage. Quel problème cela pose-t-il
- Pour remédier à ce problème, on décide de changer les valeurs de R, R', et E. Quelle condition doivent vérifier les composants pour que le convertisseur courant-tension ne soit jamais saturé?

EXERCICE N°4:

Etude d'un CNA à réseau R-2R sans convertisseur

courant-tension

On propose le circuit ci-dessous dans lequel chacun des quatre interrupteurs k, avec $k \in \{0,1,2,3\}$, permet d'établir le contact entre une borne de la résistance 2R et, suivant sa position, soit la masse (position 0), soit le générateur de tension E (position 1). On définira les quatre nombres ϵ_k tels que $\epsilon_k = 0$ ou 1 suivant que l'interrupteur k est en position 0 ou 1.



• En considérant successivement les 4 cas où un seul interrupteur k est en position 1, puis en exploitant le théorème de superposition, montrer que la tension u est donnée par:

$$u = E \cdot \left(\frac{\epsilon_0}{16} + \frac{\epsilon_1}{8} + \frac{\epsilon_2}{4} + \frac{\epsilon_3}{2}\right)$$

- 2 Expliquer la fonction d'un tel circuit.
- Proposer, par simple conjecture, une relation donnant u pour un convertisseur à n interrupteurs.




Convertisseur analogique numérique à convertisseur

d'impulsions

On considère un convertisseur analogique-numérique employé pour convertir une tension continue de $U=7,31\ V$ en un nombre entier, 7 si la précision est le volt, 73 si la précision est le décivolt, etc...

Dans le montage suivant:

- H est une horloge fournissant une tension créneau de période T, valant 0 si $t \in [nT, nT + T/2], +15$ V si $t \in [nT + T/2, (n+1)T];$
- GC est un générateur de courant assurant une intensité constante I_0 dans sa branche:
- COMP est un comparateur qui délivre une tension $u_2 = +15 \ V$ si $u_1 > U_0$ et $u_2 = -15 \ V$ si $u_1 < U_0$;
- K_c est un interrupteur commandé par la gachette G, il est fermé si le potentiel de celle-ci est négatif, et ouvert sinon;
- $\bullet~$ le compteur, remis à zéro, entre deux acquisitions, compte le nombre d'impulsions, une impulsion étant un basculement de la tension u_3 de 0 à $15\ V$




A t=0, l'interrupteur K passe de la position fermée à la position ouverte et u_0 est la tension qu'on veut numériser; on la suppose constante pendant le processus de conversion.

- Etablir l'expression de $u_1(t)$.
- Sur un même graphique, tracer l'allure des courbes $u_0(t)$ et $u_1(t)$ avec les valeurs numériques $u_0 = 7,31 \ V, \ T = 1 \ ms, \ I_0 = 10 \ mA$ et $C = 10 \ \mu F$.
- **3** En déduire l'évolution dans le temps de u_3 en supposant que $rC \ll T$. Combien d'impulsions le compteur a-t-il compté?
- En déduire qu'on a ainsi réalisé un convertisseur analogique-numérique dont la précision est le volt. Comment modifier ce dispositif pour obtenir une précision au décivolt?

EXERCICE N°6:

Etude d'un CAN parallèle 3 bits

Le schéma ci-dessous représente le principe général d'un convertisseur analogique \rightarrow numérique parallèle 3 bits, appelé aussi «flash» du fait de sa rapidité de conversion. Il permet la conversion en valeur binaire d'une tension analogique e comprise entre 0 et 7 V. Il comporte 7 ALI, pour lesquels sont notés V_i^+ , V_i^- , et s_i respectivement les tensions aux entrées + puis -, et en sortie.



Les ALI sont considérés parfaits (impédance d'entrée infinie sur les deux entrées), et se comportent, tels qu'ils sont câblés, en **comparateurs simples** à savoir:

$$s_i = \frac{\epsilon_i}{|\epsilon_i|} \cdot V_{sat}$$
 avec:
$$\begin{bmatrix} \epsilon_i = V_i^+ - V_i^- \\ V_{sat} = +15 \ V \\ i_+ = i_- = 0 \end{bmatrix}$$

La tension d'entrée analogique e à convertir est envoyée sur les bornes V_i^+ des ALI. Un réseau de résistances montées en série est alimenté par une tension de

référence $E_{ref} = 8 \ V$.

- On observe dans un premier temps l'ALI n°1. Déterminer la valeur de la tension de sortie s_1 en fonction de la tension d'entrée e du montage.
- Reprendre la question pour les ALI 2 à 7, en particulier exprimer les seuils de basculement c'est à dire les valeurs de *e* faisant basculer la tension de sortie d'une valeur à une autre pour chaque ALI. Décrire le comportement des ALI si l'on augmente progressivement la tension *e* de 0 à 7*V*.
- **6** En déduire l'état de sortie des différents ALI pour les différentes valeurs de e reportées dans le tableau ci-dissous. On notera 1 si $s=+V_{sat}$ et 0 si $s=-V_{sat}$, et dans l'ordre ALI7-ALI6-...-ALI1. Par exemple, si les ALI7 à ALI3 sont à $s=-V_{sat}$ et les ALI2 et ALI1 sont à $s=+V_{sat}$, on note 0000011.

Compléter la seconde ligne du tableau.

4 Le code obtenu est-il le code binaire, donc correspondant à la conversion en base 2, de la tension analogique d'entrée *e*? Justifier l'utilisation d'un décodeur logique. De quoi est constitué selon vous un tel décodeur numérique? Compléter alors la troisième ligne du tableau, donnant le code binaire souhaité en sortie du décodeur numérique.

e(V)	0	1	2	3	4	5	6	7
Sortie des ALI	0000000	0000001						
Code 3 bits $a_2 a_1 a_0$	000	001						


• La quantification du signal sonore en vue d'un enregistrement sur un CD audio s'effectue sur 16 *bits*. A combien de niveaux analogiques différents cela correspond-t-il? Combien d'ALI nécessiterait un CAN parallèle 16 bits? Commenter.

Logique combinatoire_____

EXERCICE N°7:

Association de portes NAND à rétroaction partielle.

On considère l'association suivante de portes NAND:



- **1** Déterminer l'équation algébrique de fonctionnement du circuit S = f(A, B).
- **2** En déduire le schéma électrique équivalent à l'aide d'interrupteurs commandés.
- **3** Etablir la table de vérité de cette association. Conclure.

EXERCICE N°8: Contrôle de parité

On considère la porte **OU EXCLUSIF** (**XOR**) dont on rappelle la définition algébrique:

$$a \oplus b = a \cdot \overline{b} + \overline{a} \cdot b$$

- Commande de sortie: on considère une circuit à deux entrées a et Y. Proposer un circuit logique dont la sortie vaudra a si Y = 0 et \overline{a} si Y = 1.
- **2** Contrôle de parité: On réalise une porte XOR à trois entrées (a, b, c).
 - a· Montrer que:

$$a \oplus b \oplus c = a \cdot b \cdot c + \overline{a} \cdot \overline{b} \cdot c + a \cdot \overline{b} \cdot \overline{c} + \overline{a} \cdot b \cdot \overline{c}$$


b· En déduire que cette sortie vaut 1 uniquement si le triplet (a, b, c) contient un nombre impair de 1.

Logique séquentielle_

EXERCICE N°9:

Bascule RS portes NAND

On considère l'association de portes NAND suivante à deux entrées S (Set) et R (Reset) et une sortie Q:



On donne l'équation algébrique logique régissant le fonctionnement de ce système, les états n et n+1 étant chronologiques:


$$Q_{n+1} = S \cdot \overline{R} + (S + \overline{R}) \cdot Q_n$$

- Etablir la table de vérité de cette association. A quelle fonction correspondelle?
- **2** Comment le système réagit-il si R = S = 1?

EXERCICE N°10:

Bascule D - diviseur de fréquence

On considère la bascule suivante appelée bascule D. C'est une bascule RS à seulement 2 portes NAND (les inverseurs d'entrée vus dans le circuit présenté en cours ne sont pas présents ici) et dont les entrées S et R sont contrôlées par deux autres portes NAND selon un signal d'horloge H:




- FONCTIONNEMENT DE LA BASCULE
 - \mathbf{a} Donner la table de vérité séquentielle de la bascule RS seule.
 - **b**· Que se passe-t-il si le signal d'horloge est "bas", c'est à dire H=0? l'entrée D a-t-elle une influence?
 - c· On suppose maintenant que le signal d'horloge est "haut", soit H = 1. Décrire l'état de Q en fonction de D.

- **d**· En déduire un chronogramme représentatif du fonctionnement de la bascule. Quelle est finalement la fonction de la bascule *D*?
- 2 APPLICATION: COMPTEUR D'IMPULSION/DIVISEUR DE FRÉQUENCE.

Les bascules D sont généralement assemblées dans des circuits intégrés sur lesquels on retrouve les entrées D et H, les sorties Q et \overline{Q} , ainsi que des entrées "intermédiaires" S et R permettant de prérégler les états des sorties (non représentées ci-dessous).

On considère l'association en "cascade" de trois bascules D. On partira de l'état $Q_i=0$ pour $i=\{1,2,3\}$ (donc $\overline{Q_i}=1$) réglé à l'aide des entrées "intermédiaires" R disponibles sur les circuits intégrés:



On suppose que l'on applique sur l'entrée H un signal impulsionnel de période T.

- **a**· Donner l'état des sorties A_1 , A_2 , et A_3 au fur et à mesure de l'entrée des impulsions H. Que représente alors le nombre binaire $A_3A_2A_1$?
- **b**· En déduire le chronogramme de fonctionnement de ce circuit. Quelle fonction réalise-t-il?

EXERCICE N°11: Bascule D "latch" ("à verrou")

La bascule D "latch", ou bascule "à verrou", est une bascule RS modifiée comportant un étage de pilotage par portes NAND et un inverseur (fonction NON); elle comporte deux entrées: D pour les données (DATA) et H pour un signal d'horloge.

Cette bascule va permettre une mise en mémoire d'un bit en fonction de l'état d'horloge. Le fonctionnement est le suivant:


- tant que H = 1, on a Q = D (la sortie recopie l'entrée)
- si H passe à 0, la sortie mémorise l'entrée précédente $Q_{n+1} = Q_n$

L'équation combinatoire du comportement s'écrit:

$$Q_+ = H \cdot D + \overline{H} \cdot Q_-$$

- Montrer que la relation combinatoire proposée vérifie bien le comportement attendu de la bascule, à savoir un effet de mémorisation de l'état antérieur lorsque le signale d'horloge passse à 0.
- $oldsymbol{Q}$ Tracer le chronogramme des signaux H, D, Q en fonction du temps.

On propose le circuit suivant pour réaliser la fonction attendue:



- Montrer que ce circuit correspond bien au comportement attendu décrit en énoncé (état de sortie en fonction de l'état du signal d'horloge).