Digital System Design (Fall 2022)

Final Report of Term Project

Group Number (set h).	Group Number	(組別):	23
--------------------------	--------------	-------	----

Contribution (貢獻度) _____100%


Title (標題): ______ 包圍體階層走訪及相交測試電路設計

A. Problem Description (問題敘述):


在計算機圖學領域中,光線追蹤 (ray tracing [1]) 是一個是能產生擬真圖像的 渲染技術,其在電腦遊戲及動畫產業上有舉足輕重的地位。然而,光線追蹤的計算複雜度相當龐大,在通用處理器 (包括 CPU、GPGPU) 上無法充分發揮其運算效能,導致光線追蹤往往無法在通用處理器上達到實用的目的 (例如在電腦遊戲中保持高幀率或應用於高複雜度的動畫電影渲染)。


也因為如此,顯示卡廠商包括 NVIDIA、AMD,在近年的產品都增加了專用電路加速光線追蹤的運算[2][3]。在光線追蹤渲染技術中,其中一個相對耗時且複雜的運算即是包圍體階層(bounding volume hierarchy,簡稱 BVH [4][5])的走訪(traversal)及相交測試(intersection test),其目的為計算光線射出至擊中 3D 模型的相交資訊,作為後續渲染之用。

3D 模型通常是以大量的三角形所組成,而包圍體階層的主要核心概念即是利用許多包圍體(通常為立方體)將這些三角形包住,且包圍體之間是階層式的(包圍體中含有包圍體),如下圖所示:




由於包圍體階層是階層式的,我們通常會使用樹的形式儲存,如下圖:





如果我們要計算光線射出至擊中 3D 模型的相交資訊,一個有效率的方法即是透過包圍體階層,階層式地走訪上述所提及的樹結構。如下圖所示:



其中左圖為欲渲染的場景,右圖為包圍體階層的樹狀表示。左圖的紅色箭頭為光線的軌跡,黑色長方形為包圍體;右圖的紅色箭頭為走訪的路徑。

在計算光線射出至擊中 3D 模型的相交資訊時,除了走訪之外,我們也會需要對三角形執行相交測試。相交測試指的是給定光線資訊(光線原點、方向等)及三角形資訊(三角形座標、法向量等),計算光線是否擊中三角形並求取相交資訊(例如相交座標)。通常我們會使用高效的演算法,例如 Möller-Trumbore ray-triangle intersection algorithm,我在這次 project 中也是採用這個演算法。

在開始進行包圍體階層走訪及相交測試之前,包圍體階層的樹狀結構需要先被建造 (construction) 出來。然而,建立包圍體階層涉及許多複雜的運算 (例如排序),不容易進行硬體加速,因此包圍體階層建造不在這次 project 的進行範圍。我會使用開源的包圍體階層函式庫[6]預先建造包圍體階層並儲存成檔案,以 Verilog 讀取並進行包圍體階層走訪及相交測試。

B. Flowchart or Procedure (流程圖或運作程序):

39:

40:

41:

42: 43:

44:

45: 46: 47:

48:

49:

50:

51: 52: end if

break end if

else if $node_intersected_r$ then

if stack is empty then

pop one element from stack

else

52: end if 53: end while

為了說明演算過程,我將包圍體階層走訪演算法使用虛擬碼描述出來,如下圖所示:

Algorithm 1 BVH Traversal Input: ray, bounds, $triangle_indices$, $left_child_indices$, triangles**Output:** $intersected, t, u, v, n_x, n_y, n_z$ 1: $intersected \leftarrow false$ 2: $t \leftarrow \infty$ 3: $stack \leftarrow \text{empty stack}$ 4: $node_index_l \leftarrow 1$ 5: **while** true **do** $node_index_r \leftarrow node_index_l + 1$ for $i \in \{l, r\}$ do 7: for $j \in \{x, y, z\}$ do 8. $tt_{i,j,min} \leftarrow (bounds[node_index_i]_{j,min} - ray.origin_j) \div ray.dir_j$ 9: 10: $tt_{i,j,max} \leftarrow (bounds[node_index_i]_{j,max} - ray.origin_j) \div ray.dir_j$ $entry_{i,j} \leftarrow tt_{i,j,max}$ if $ray.dir_j < 0$ else $tt_{i,j,min}$ 11: $exit_{i,j} \leftarrow tt_{i,j,min}$ if $ray.dir_j < 0$ else $tt_{i,j,max}$ 12: end for 13: $entry_i \leftarrow \max(0, entry_{i,x}, entry_{i,y}, entry_{i,z})$ 14: $exit_i \leftarrow \min(t, exit_{i,x}, exit_{i,y}, exit_{i,z})$ 15: $node_intersected_i \leftarrow false$ 16. if $entry_i < exit_i$ then 17: if $triangle_indices[node_index_i] \neq \emptyset$ then 18: 19: for $triangle_index$ in $triangle_indices[node_index_i]$ do 20: $triangle \leftarrow triangles[triangle_index]$ if triangle_intersect(ray, t, triangle) then 22: $intersected \leftarrow true$ 23: update t, u, v, n_x, n_y, n_z end if 24: end for 25. else 26: $node_intersected_i \leftarrow true$ 27: end if 28: end if 29: 30: end for 31: if $node_intersected_l$ then 32: if $node_intersected_r$ then 33. if $entry_l < entry_r$ then 34: push $left_child_indices[node_index_r]$ into stack35: $node_index_l \leftarrow left_child_indices[node_index_l]$ 36: 37: push $left_child_indices[node_index_l]$ into stack

為了使狀態易於設計,在底下的狀態圖設計中,我將第7行及第8行的 for 迴圈展開。在經過這樣的轉換之後,整個演算法基本上只剩下大量的 if-else 分支,因此設計狀態會較為容易。

 $node_index_l \leftarrow left_child_indices[node_index_r]$

 $node_index_l \leftarrow left_child_indices[node_index_l]$

 $node_index_l \leftarrow left_child_indices[node_index_r]$


 $node_index_l \leftarrow top element of stack$

在虛擬碼的第21行有 triangle_intersect() 這個 function,下圖為 triangle_intersect() 的虛擬碼:

```
Algorithm 2 Triangle Intersection
     Input: ray, tmax, triangle
     Output: intersected, t, u, v, n_x, n_y, n_z
 1:\ intersected \leftarrow false
 2: n_x \leftarrow triangle.n_x
 3: n_y \leftarrow triangle.n_y
 4: n_z \leftarrow triangle.n_z
 5: p_x \leftarrow triangle.p_x
 6: p_y \leftarrow triangle.p_y
 7: p_z \leftarrow triangle.p_z
 8: e_{1,x} \leftarrow triangle.e_{1,x}
 9: e_{1,y} \leftarrow triangle.e_{1,y}
10: e_{1,z} \leftarrow triangle.e_{1,z}
11: e_{2,x} \leftarrow triangle.e_{2,x}
12: e_{2,y} \leftarrow triangle.e_{2,y}
13: e_{2,z} \leftarrow triangle.e_{2,z}
14: c_x \leftarrow p_x - ray.origin_x
15: c_y \leftarrow p_y - ray.origin_y
16: c_z \leftarrow p_z - ray.origin_z
17: r_x \leftarrow ray.dir_y \times c_z - ray.dir_z \times c_y
18: r_y \leftarrow ray.dir_z \times c_x - ray.dir_x \times c_z
19: r_z \leftarrow ray.dir_x \times c_y - ray.dir_y \times c_x
20: inv\_det \leftarrow 1 \div (ray.dir_x \times n_x + ray.dir_y \times n_y + ray.dir_z \times n_z)
21: t \leftarrow inv\_det \times (c_x \times n_x + c_y \times n_y + c_z \times n_z)
22: u \leftarrow inv\_det \times (e_{2,x} \times r_x + e_{2,y} \times r_y + e_{2,z} \times r_z)
23: v \leftarrow inv\_det \times (e_{1,x} \times r_x + e_{1,y} \times r_y + e_{1,z} \times r_z)
24: if u \ge 0 and v \ge 0 and (u + v) \le 1 and 0 \le t and t \le t \max then
          intersected \leftarrow true
26: end if
```

由於 triangle_intersect() 的執行流程較為單純(由上而下循序執行),因此其狀態圖設計上較為簡單,因此在報告中我只會討論包圍體階層走訪(Algorithm 1)的設計,而 triangle_intersect() 的部分則會使用一個 black box module 來表示。

C. Block Diagram (方塊圖):



D. Definition of Inputs, Outputs, Control Signals, and Status Signals (輸入、輸出、控制訊號、及狀態訊號之定義):

輸入訊號:

valid (輸入訊號是否有效)

origin x (光線原點的 x 座標,為 32-bit 單精度浮點數)

origin y(光線原點的 y 座標,為 32-bit 單精度浮點數)

origin Z(光線原點的Z座標,為32-bit 單精度浮點數)

dir_x (光線方向向量的 x 分量,為 32-bit 單精度浮點數)

dir y(光線方向向量的 y 分量,為 32-bit 單精度浮點數)

dir z (光線方向向量的 z 分量,為 32-bit 單精度浮點數)

clk(時鐘訊號)

reset (重置訊號)

輸出訊號:

done (完成訊號)

intersected (是否相交到物體)

t (相交到物體的時間,為 32-bit 單精度浮點數)

u(相交到的三角形的重心座標 u,為 32-bit 單精度浮點數)

v (相交到的三角形的重心座標 v,為 32-bit 單精度浮點數)

n x (相交到的三角形的法向量的 x 分量,為 32-bit 單精度浮點數)

n y (相交到的三角形的法向量的 y 分量,為 32-bit 單精度浮點數)

n Z (相交到的三角形的法向量的 Z 分量,為 32-bit 單精度浮點數)

控制訊號:

S next(下一個狀態)

intersect result reg init (將相交結果的暫存器初始化)

intersect result reg update (將相交結果的暫存器設為對應數值)

counter reg reset (將計數器重置)

counter reg inc (將計數器加一)

stack size reg reset (將堆疊的 size 重置)

stack size reg inc (將堆疊的 size 加一)

stack size reg dec (將堆疊的 size 減一)

node data reg update (讀出 node 的資料並存入暫存器)

1_num_trigs_reg_dec (將左 node 的三角形數量減一)

r num trigs reg dec (將右 node 的三角形數量減一)

trig data reg update (讀出三角形的資料並存入暫存器)

entry_exit_xyz_reg_update (將 entry_x \ entry_y \ entry_z \ exit_x \ exit_y \ exit_z 的暫存器設為對應數值)

entry exit reg update (將 entry、exit 的暫存器設為對應數值)

hit reg update (將是否擊中包圍體的資訊存入暫存器)

1 hit reg reset (將擊中左 node 的資訊重設)

r hit reg reset (將擊中右 node 的資訊重設)

bram_node_addr_reg_init(將 node 對應的 block ram 的 address 的暫存器初始化) bram_node_addr_reg_inc (將 node 對應的 block ram 的 address 的暫存器加一) bram_node_addr_reg_update_l (將 node 對應的 block ram 的 address 的暫存器 設為當前左 node 的左 child 的 address)

bram_node_addr_reg_update_r (將 node 對應的 block ram 的 address 的暫存器 設為當前右 node 的左 child 的 address)

bram_node_addr_reg_update_stack(将 node 對應的 block ram 的 address 的暫存器設為堆疊頂端的值)

bram_trig_addr_reg_inc(將三角形對應的 block ram 的 address 的暫存器初始化) bram_trig_addr_reg_update_l (將三角形對應的 block ram 的 address 的暫存器 設為當前左 node 的第一個 triangle address)

bram_trig_addr_reg_update_r (將三角形對應的 block ram 的 address 的暫存器 設為當前右 node 的第一個 triangle address)

stack_we(是否寫入堆疊)

ist valid (是否執行三角形相交測試)

ist done (是否完成三角形相交測試)

ist intersected (是否相交到三角形)

sub in valid (是否啟用浮點數減法器)

sub out valid (浮點數減法是否完成)

div in valid (是否啟用浮點數除法器)

div out valid (浮點數除法是否完成)

less in valid (是否啟用浮點數比較器)

less out valid (浮點數比較是否完成)

狀態訊號:

INIT (初始化)

IDLE (閒置)

NODE ADDR (將 node address 送入 block ram 中)

NODE LOAD (從 block ram 中讀出 node 資料)

SUB(進行浮點數減法運算,對應於 Algorithm 1 的第 8~9 行)

DIV (進行浮點數除法運算,對應於 Algorithm 1 的第 8~9 行)

MINMAX_A(進行浮點數比較運算,對應於 Algorithm 1 的第 14~15 行)

MINMAX_B(進行浮點數比較運算,對應於 Algorithm 1 的第 14~15 行)

MINMAX C(進行浮點數比較運算,對應於 Algorithm 1 的第 14~15 行)

HIT (進行浮點數比較運算,對應於 Algorithm 1 的第 17 行)

TRIG LEFT ADDR (將左 node 的三角形 address 送入 block ram 中)

TRIG LEFT LOAD (從 block ram 中讀出左 node 的三角形資料)

TRIG_LEFT_IST (進行左 node 的三角形相交測試,對應於 Algorithm 1 的第 21 行)

TRIG RIGHT ADDR (將右 node 的三角形 address 送入 block ram 中)

TRIG RIGHT LOAD (從 block ram 中讀出右 node 的三角形資料)


TRIG RIGHT IST (進行右 node 的三角形相交測試,對應於 Algorithm 1 的

STEP (決定樹走訪下一步要往哪裡走)


E. State Machine Chart (SM Chart) or State Graph (狀態機器圖或狀態圖):


此連結為我使用 Visio 所設計的 SM Chart,是遵照「B. Flowchart or Procedure」所提及的「Algorithm 1」所設計。


由於這個 project 的 SM Chart 複雜度較高,我將 SM Chart 分成三個部分,如下圖所示 (圖上的數字表示對應於「Algorithm 1」的行數):



之後三頁為各個區塊所的 SM Chart 放大圖。







F. Description of Verilog Code (Verilog 電路模組說明):

這個 project 總共有 5 個 Verilog module:

- block ram.v
- dist_ram.v
- float_operator.v
- ist.v
- rtunit.v

接下來我會一一說明這5個 module 的輸入輸出訊號與功能。

block_ram.v

參數:

- RAM WIDTH (RAM 中每筆資料的 width)
- RAM DEPTH (RAM 總共能放多少筆資料)
- INIT_FILE (RAM 初始資料檔案路徑)

輸入訊號:

- clk (時鐘訊號)
- we (write enable 訊號)
- addr (位置訊號)
- din (資料輸入)

輸出訊號:

- dout (資料輸出)

功能描述:

這是一個 Synchronous Read、Synchronous Write 的 RAM。

dist_ram.v

參數:

- RAM_WIDTH (RAM 中每筆資料的 width)

- RAM DEPTH (RAM 總共能放多少筆資料)
- INIT FILE (RAM 初始資料檔案路徑)

輸入訊號:

- clk (時鐘訊號)
- we (write enable 訊號)
- addr (位置訊號)
- din (資料輸入)

輸出訊號:

- dout (資料輸出)

功能描述:

這是一個 Asynchronous Read、Synchronous Write 的 RAM。

float operator.v

參數:

- OPERATION (可以設為"add"、"sub"、"mul"、"div"、"less",代表欲執行的操作)
- LATENCY (輸入要等多久個 cycle 才會有結果)

輸入訊號:

- clk (時鐘訊號)
- valid (當輸入訊號為合法時設為 1)
- -a(第一個浮點數輸入)
- -b(第二個浮點數輸入)

輸出訊號:

- done (完成訊號)
- result (浮點數輸出)

功能描述:

所有會用到的 32-bit 浮點數操作都在這個 module 內,包括加法、減法、乘法、除法、比較。舉例來說,當我們要將兩個 32-bit 數相加,我們可以 instantiate 一個 float_operator,並將其 OPERATION 設為"add",輸入接到 a 及 b,並將 valid 設成 1,在 LATENCY 個 cycle 之後,done 會變成 1 且 dout 為運算結果。

這個 module 之中我並沒有實作完整的電路(因為這個 project 主要著重在 rtunit.v), 而是採用 Verilog 內建的 real 來做模擬, 並使用 shift register 來實作出 LATENCY 的效果。

ist.v

輸入訊號:

- clk (時鐘訊號)
- reset (重置訊號)
- valid (當輸入訊號為合法時設為 1)
- origin x、origin y、origin z、dir x、dir y、dir z、tmax (光線資訊)
- p0_x \ p0_y \ p0_z \ e1_x \ e1_y \ e1_z \ e2_x \ e2_y \ e2_z \ n_x \ n_y \ n_z (三角形資訊)

輸出訊號:

- done (完成訊號)
- intersected (是否相交)
- -t(相交到三角形的時間)
- u (相交到的三角形的重心座標 u)
- v (相交到的三角形的重心座標 v)

功能描述:

這個 module 是在做三角形相交測試的。給定光線及三角形資訊,這個 module 會計算光線是否相交到三角形,並輸出相交資訊 (t、u、v)。

rtunit.v (Top Module)

輸入訊號:

- clk (時鐘訊號)
- reset (重置訊號)
- valid (當輸入訊號為合法時設為1)
- origin_x 、origin_y 、origin_z 、dir_x 、dir_y 、dir_z 、tmax (光線資訊) 輸出訊號:
 - done (完成訊號)
 - intersected (是否相交)
 - -t(相交到三角形的時間)
 - u (相交到的三角形的重心座標 u)
 - v (相交到的三角形的重心座標 v)
 - -n x (相交到的三角形的法向量的 x 分量)
 - -n y (相交到的三角形的法向量的 y 分量)
 - -n z (相交到的三角形的法向量的 z 分量)

功能描述:

給定光線資訊,這個 module 會走訪包圍體階層、使用 ist submodule 進行相交測試,並輸出距離最近的相交資訊。

在這個 project 中,會 instantiate 兩個 block_ram,一個是儲存包圍體階層的節點資訊,另一個是儲存三角形的資訊。為了簡化設計,我使用 C++ 預先將兩個 block_ram 中儲存的資料寫入檔案中,並在 Verilog 中使用\$readmemh 為其設定初始值。


G. Description of Test Bench (Verilog 測試模組說明):

tb_rtunit.v 為這個 project 的 testbench。這個 testbench 會使用物體的法向量渲染出 100*100 的圖像,而物體為計算機圖學中廣為採用的 bunny 模型。

以下我將說明 testbench 的運作流程。對於圖像的每個像素,我會在 testbench 中計算該像素對應到的光線資訊,並將光線資訊送給 rtunit,待 rtunit 計算完 畢求得 $n_x \cdot n_y \cdot n_z$ 後套用以下公式計算 RGB 各個 channel 對應的色彩強度(介於 $0\sim1$)並寫入圖檔(image.ppm):


tmp = sqrt(
$$n_x * n_x + n_y * n_y + n_z * n_z$$
)
 $r = (n_x / tmp + 1) / 2$
 $g = (n_y / tmp + 1) / 2$
 $b = (n_z / tmp + 1) / 2$

其發送光線的流程可用下圖簡要描述:



H. Simulation Results (模擬結果):

testbench 執行完畢後可以得到正確的渲染圖像,如下圖所示:



此外,在console中也能看到每條 ray 走訪包圍體階層與進行相交測試的過程。

I. Conclusions and Discussions (心得、感想、結論、及討論):

這個 project 花了好幾天才做完,尤其是在走訪包圍體階層的地方。因為包圍體階層本身屬於樹的結構,因此相較於軟體的實作方法,在硬體上更不易實作(舉例來說在讀資料時會有很多 offset 的細節要考慮),但是在做完這個project 之後我想我對如何有效地在 Verilog 上實作複雜設計有更深入的理解了。

References (參考資料):(請說明各參考項目對你的專題提供那方面資料)

- [1] Ray tracing (graphics) Wikipedia Ray tracing 的維基百科條目。
- [2] NVIDIA Turing Architecture Whitepaper

NVIDIA Turing 架構的白皮書。Turing 架構首次增加了 RT Core,是包圍 體階層走訪及相交測試的專用電路。

- [3] <u>"RDNA 2" Instruction Set Architecture: Reference Guide</u>
 AMD RDNA 2 架構的 ISA 指南。其中也增加了關於包圍體階層相交測試的指令集。
- [4] Bounding volume hierarchy Wikipedia 包圍體階層的維基百科條目。
- [5] 4.3 Bounding Volume Hierarchies PBR Book

包圍體階層的詳細介紹。

- [6] <u>madmann91/bvh: A modern C++ BVH construction and traversal library</u> 開源的包圍體階層函式庫。
- [7] <u>Möller-Trumbore intersection algorithm Wikipedia</u>
 Möller-Trumbore 射線-三角形相交算法