



# RISC-V Tabanlı İşlemci Tasarımı

Hayat Zehra Demir, Ahmet Batuhan Yılmaz, Mert  
Meriç Karadeniz, Rauf Füzün

Fenerbahçe Üniversitesi Bilgisayar Mühendisliği  
İstanbul, Türkiye

E-mail: hayat.demir@stu.fbu.edu.tr,  
ahmet.yilmaz@stu.fbu.edu.tr, mert.karadeniz@stu.fbu.edu.tr,  
[mehmet.fuzun@stu.fbu.edu.tr](mailto:mehmet.fuzun@stu.fbu.edu.tr)

**Proje Özeti:**

Bu projede başlangıç tasarımı verilen bir RISC-V işlemcisinin ALU ve Instruction Decoder blokları temel SystemVerilog dili özellikleri kullanılarak tasarım ve doğrulama çalışmaları yapıldı.

**Anahtar Kelimeler:** RISC-V ,FPGA, CPU, SystemVerilog, RTL.

**Abstract:**

In this project, the design and verification studies were carried out using the basic SystemVerilog language features of the ALU and Instruction Decoder blocks of a RISC-V processor, which was given an initial design..

**Keywords:** CPU, RISC-V, SystemVerilog, RTL, FPGA.

## GİRİŞ


Projede bize bir RISC-V işlemcinin ALU ve Instruction decoder'ı verildi ve blokları SystemVerilog dili ve sağlanan test programları kullanarak tasarladık.

Tamamlanmış işlemcimizin doğruluğunu test etmek için basit SystemVerilog dili kullanıldı.

RISC-V işlemcisinin yapısı, özelliklerimizi iyileştirmek için geliştirildi.

## SİSTEM MİMARİSİ

İçi tasarlanmamış “alu.sv” ve “instruction\_decoder.sv” dosyalarını tamamlıyoruz.



## **RISC-V:**

RISC-V, yerleşik azaltılmış komut seti bilgisayarı (RISC) ilkelerine dayanan bir açık standart komut seti mimarisidir (ISA). Diğer ISA tasarımlarının çoğunun aksine, RISC-V ISA, kullanım için ücret gerektirmeyen açık kaynak lisansları altında sağlanır. Bir dizi şirket RISC-V donanımı sunuyor veya duyurdu, açık kaynaklı işletim sistemleri mevcuttur ve komut seti birkaç popüler yazılım araç zincirinde desteklenmektedir.

### **RISC-V'nin Farkı Nedir?**

ARM ve X86 ile karşılaştırıldığında, RISC-V aşağıdaki avantajlara sahiptir:

**Ücretsiz:** RISC-V açık kaynaklıdır, IP için ödeme yapmaya gerek yoktur.

Basit: RISC-V, diğer ticari ISA'lardan çok daha küçüktür.

**Modüler:** RISC-V, birden çok standart uzantıya sahip küçük bir standart temel ISA'ya sahiptir.

**Kararlı:** Temel ve ilk standart uzantılar zaten dondurulmuş. Büyük güncellemeler için endişelenmenize gerek yok.

**Genişletilebilirlik:** Uzantılara göre belirli işlevler eklenebilir. Vector gibi geliştirilmekte olan daha birçok uzantı var.

## **Memory:**

Bellek bilgisayarı oluşturan 3 ana bileşenden biridir. İşlemcinin çalıştığı [[Bilgisayar programı programlar ve programa ait bilgiler bellek üzerinde saklanır. Bellek geçici bir depolama alanıdır. Bellek üzerindeki bilgiler güç kesildiği anda kaybolurlar. RISC-V işlemcisinde komutları ve verileri tutan 2 tane bellek bulunur.

## **Program Counter:**

Program sayacı, mevcut 32 bitlik talimat adresini korur ve bunu "pc" veriyolunda çıkarır. Program sayacı, saat sinyalinin "clk" yükselen kenarında güncellenen senkronize bir birimdir.

## **Register File:**

Kayıt Dosyası, CPU içinde bulunan bir bellek alanıdır. İkincil bellek cihazlarından verileri almak ve tutmak için CPU tarafından kullanılır. İşlemci içinde bulunduğu diğer bellek cihazlarına göre daha hızlıdır.

## ALU(Arithmetic Logic Unit):

ALU, VEYA ve VE gibi basit toplama, çıkarma, çarpma, bölme ve mantık işlemlerini gerçekleştirir. Bellek, programın talimatlarını ve verilerini saklar.

ALU_ADD	5'b00001
ALU_SUB	5'b00010
ALU_SLL	5'b00011
ALU_SRL	5'b00100
ALU_SRA	5'b00101
ALU_SEQ	5'b00110
ALU_SLT	5'b00111
ALU_SLTU	5'b01000
ALU_XOR	5'b01001
ALU_OR	5'b01010
ALU_AND	5'b01011


Operasyonların açıklamaları aşağıda listelenmektedir.

- ADD: A + B
- SUB: A - B
- SLL: A << B
- SRL: A >> B
- SRA: A >>> B
- SEQ: A == B
- SLT: A < B
- SLTU: \$unsigned(A) < \$unsigned(B)
- XOR: A ^ B
- OR: A | B
- AND: A & B

## ALU Tasarımı:

- İşlecimin ALU'sunun destekleyeceği 11 adet işlem vardır. Bu işlemlerden hangisinin yapılacağı alu\_function girişinden gelmektedir. İşlemlere göre a ve b sayıları, result isminde sonuç çıkışı ve sonuç eğer 0 ise, ayrı bir çıkış olarak sonucun 0 olması durumunda 1 olan bir çıktı vardır.

```
4 module alu (  
5  
6     input signed [31:0] operand_a,  
7     input signed [31:0] operand_b,  
8     input          [4:0] alu_function,  
9  
10    output logic [31:0] result,  
11    output          result_equal_zero  
12 );  
13  
14 always_comb begin  
15     case(alu_function)  
16         5'b00001: result = operand_a + operand_b; // ADD  
17  
18         5'b00010: result = operand_a - operand_b; // SUB  
19  
20         5'b00011: result = operand_a << operand_b; // SLL
```



## Instruction\_decoder Tasarımı:

- Bir işlemcinin talimat kod çözücüsü, bazen salt okunur bellek biçiminde, bazen de sıradan bir birleşimsel devre biçiminde olan bir birleşimsel devredir. Amacı, bir talimat kodunu, talimat için mikro kodun başladığı mikro bellekteki adrese çevirmektir.

### Instruction Decoder ünitesinin kodları ve açıklamaları

```

1: module instruction_decoder
2:   input [31:0] instr;
3:   output [6:0] op_code;
4:   output [14:12] func3;
5:   output [20:19] func7;
6:   output [19:18] rd;
7:   output [24:20] rs1;
8:   output [24:20] rs2;
9:
10:  //
11:  //
12:  //
13:  //
14:  //
15:  //
16:  //
17:  //
18:  //
19:  //
20:  //
21:  //
22:  //
23:  //
24:  //
25:  //
26:  //
27:  //
28:  //
29:  //
30:  //
31:  //
32:  //
33:  //
34:  //
35:  //
36:  //
37:  //
38:  //
39:  //
40:  //
41:  //
42:  //
43:  //
44:  //
45:  //
46:  //
47:  //
48:  //
49:  //
50:  //
51:  //
52:  //
53:  //
54:  //
55:  //
56:  //
57:  //
58:  //
59:  //
60:  //
61:  //
62:  //
63:  //
64:  //
65:  //
66:  //
67:  //
68:  //
69:  //
70:  //
71:  //
72:  //
73:  //
74:  //
75:  //
76:  //
77:  //
78:  //
79:  //
80:  //
81:  //
82:  //
83:  //
84:  //
85:  //
86:  //
87:  //
88:  //
89:  //
90:  //
91:  //
92:  //
93:  //
94:  //
95:  //
96:  //
97:  //
98:  //
99:  //
100: //

```

Aşağıda Instruction Decoder ünitesinin giriş ve çıkış sinyalleri gösterilmektedir.

```

module instruction_decoder {
  input [31:0] instr;
  output [6:0] op_code;
  output [14:12] func3;
  output [20:19] func7;
  output [19:18] rd;
  output [24:20] rs1;
  output [24:20] rs2;
}

```

Bu modüle giriş olarak 32 bitlik instruction word'u alınmaktadır.

Çıkışta ise instruction'un parçalanmış hali, yani decode edilmiş hali çıkış olarak verilmektedir.

- OpCode, instruction'un ilk 7 bitini yani [6:0]'ı temsil etmektedir
- Func3, instruction'un 14-12 bitleri arası [14:12];
- Func7, instruction'un 20-19 bitleri arası [20:19];
- Rd, instruction'un 19-18 bitleri arası [19:18];
- RS1, instruction'un 24-20 bitleri arası [24:20];
- RS2, instruction'un 24-20 bitleri arası [24:20];

## Kullanılan Yazılım

**Araçlar:** Vivado Design Suite(Xilinx) , System Verilog dili

Aşağıda da görüldüğü üzere Pass yazısı çıktığı için testimiz başarıyla sonuçlanmıştır.Yani Kodlarımız doğru çalışmaktadır.

```
PC: 0040023c, Inst: 00200e93, Addr: 00000002, Rd-Dt: xxxxxxxx
PC: 00400240, Inst: 01300e13, Addr: 00000013, Rd-Dt: xxxxxxxx
PC: 00400244, Inst: 01d11463, Addr: 00000001, Rd-Dt: xxxxxxxx
PC: 00400248, Inst: 01c01a63, Addr: 00000000, Rd-Dt: xxxxxxxx
PC: 0040025c, Inst: ff000513, Addr: ffffffff0, Rd-Dt: xxxxxxxx
PC: 00400260, Inst: 00100593, Addr: 00000001, Rd-Dt: xxxxxxxx
PC: 00400264, Inst: 00b52023, Addr: ffffffff0, Rd-Dt: xxxxxxxx
Pass
```

Şekil 2

## SONUÇLAR

Projenin doğru çalıştığının test edilmesi için başlangıç test kodları ile test edilmiştir.

Eğer projenizde kod hatası veya herhangi bir çalışma hatası yok ise **Şekil 2** de kırmızı kutu içerisindeki bölgede **‘Pass’** yazısını göreceksiniz.

Bu proje kapsamında ALU’nun desteklediği işlemler ve operasyon kodlarını , ALU ve Instruction Decoder modüllerini , işlemcileri test etmeyi öğrendik.

## PROJE EKİBİ

Mehmet Rauf Füzün

Okul numarası: 190301023

Doğum Yeri: Akhisar



raufozgecmis.pdf

Doğum Tarihi: 13.11.2001

Okuduğu Lise:Akhisar Anadolu İmam Hatip Lisesi

*Ahmet Batuhan Yılmaz*

*Okul numarası: 190301008*

*Doğum Yeri: Sivas*

*Doğum Tarihi: 06.11.2001*

*Okuduğu Lise:Ankara Artı Destek Anadolu Lisesi*



ahmetb\_ozgecmis.pdf

*Mert Meriç Karadeniz*

*Okul numarası: 190301013*

*Doğum yeri:İstanbul*

*Doğum Tarihi:17.09.2001*

*Okuduğu Lise:Mustafa Kemal Anadolu Lisesi*



mertmericpdf.pdf

*Hayat Zehra Demir*

*Okul numarası: 190301014*

*Doğum Yeri:Antalya*

*Doğum Tarihi:20.09.2001*

*Okuduğu Lise:Antalya İstek Koleji Lisesi*



hayatzehra.pdf



### **Referans Dosyalar**

**<http://www.levent.tc/courses/computer-architecture/syllabus-7>**

**<https://www.fpga4student.com/2017/06/Verilog-code-for-ALU.html>**

