## CS255

# 數位系統實驗(二)

Introduction to Digital Systems Lab.(II)

上數、下數計數器設計 & 非同步清除、同步10模計數器 、同步60模計數器

### 4. 非同步清除之2位元同步上數計數器

- 計數器利用循序邏輯來計算計時脈波的個數,用正反器的組合可以設計成計數器電路。
- •以下將非同步清除之2位元同步上數計數器,並分別以 圖形編輯、Verilog HDL編輯與VHDL編輯3種方式設計。
- 功能要求:
  - 經過所設計之連接方式,以二進位自然數順序,由 "00"計數至 "11"。
  - 非同步清除:上數計數器的清除與時脈正緣時間是不同步的。

· 腳位:脈波輸入端:CLK

• 清除控制端:CLRN

• 輸出端:Q1、Q0

上週期輸出	控制	訓線	輸出		
(Q1 , Q0)	CLK	CLRN	(Q1 , Q0)		
X	X	0	00		
00	<b>↑</b>	1	01		
01	<b>↑</b>	1	10		
10	<b>↑</b>	1	11		
11	<b>↑</b>	1	00		

» 表9 非同步清除2位元同步上數計數器真值表

#### • 4-1 電路圖編輯

表10 迴授電路設計


Q1	Q0	D1	D0		
0	0	0	1		
0	1	1	0		
1	0	1	1		
1	1	0	0		

» 表11 D1卡諾圖

	Q0	/Q0
Q1	0	1
/Q1	1	0

» 表12 D0卡諾圖

	Q0	/Q0
Q1	0	1
/Q1	0	1




» 圖57 非同步清除2位元同步上數計數器

- 4-2 Verilog HDL編輯
  - 編輯流程如下:

開啟新增專案精靈:建立專案count2 → 新增檔案 → 另存新檔:儲存為count2.v → 編輯檔案內容 → 存檔 並組譯 → 模擬驗證

```
₽
                            count2.v*
圖 | 🐴 😘 📆 | 車 車 | 🔏 🤏 🥦 🥦 | 🕕 🖫 | 257 🖦 | → 🗏 🧏
     module count2
     □(
         // Input Ports
            input clk,
            input clrn,
         // Output Ports
            output reg[1:0] Q
       );
 10
          always@(posedge clk or negedge clrn)
 11
            begin
 12
              if(clrn == 1'b0)
 13
                begin
 14
                Q <= 0;
 15
                end
 16
              else
 17
                begin
 18
                Q <= Q + 1;
 19
                end
 20
            end
 21
      Lendmodule
```

》 圖58 非同步清除2位元同步上數計數器



» 圖59 RTL Viewer

```
1 module count2 (clk, clrn, Q);
2 input clk,clrn;
3 output [1:0] Q;
4 dff d0 (.D(~Q[0]), .CLRN(clrn),.CLK(clk),.Q(Q[0]));
5 dff d1 (.D(^Q), .CLRN(clrn),.CLK(clk),.Q(Q[1]));
6 endmodule
```


》 圖60 非同步清除2位元同步上數計數器

- 4-3 VHDL編輯
  - 編輯流程如下:

建立count2專案 → 新增檔案 → 另存新檔:儲存為 count2. vhd → 編輯檔案內容 → 存檔並組譯 → 模擬 驗證

```
count2.vhd*
🖼 | 🖊 😘 😿 | 準 準 | 🥕 🤏 🥦 🥦 | 🕕 🔼 |  🖦 │ 🗎 🖼
      library ieee;
    use ieee std logic 1164.all;
   use ieee.std logic unsigned.all;
     Entity count2 is
         port
           -- Input ports
          clk, clrn : in std logic;
            -- Output ports
10
11
            Q : out std logic vector(1 downto 0)
12
      );
13
    Lend count2;
14
     Flarchitecture a of count2 is
15
     □ begin
16
         process(clrn, clk) is
17
            variable cnt : std logic vector(1 downto 0);
18
    begin
19
            if(clrn = '0') then
20
             cnt := "00";
21
         elsif(rising edge(clk)) then
22
               cnt := cnt +1;
23
            end if:
24
            Q <= cnt;
 25
         end process;
 26
      Lend a:
```

》 圖61 非同步清除2位元同步上數計數器




» 圖62 RTL Viewer

```
be count2.vhd
    1 LIBRARY ieee;
    2 USE ieee.std logic 1164.ALL;
    3 LIBRARY altera;
    4 USE altera.maxplus2.ALL;
    5 ENTITY count2 IS
         PORT( clk, clrn : IN STD LOGIC;
                     : OUT STD LOGIC VECTOR(1 DOWNTO 0)
              );
    9 END count2:
   10 ARCHITECTURE a OF count2 IS
   11 SIGNAL temp0, temp1 : STD LOGIC;
   12 SIGNAL cnt : STD LOGIC VECTOR(1 DOWNTO 0);
   13 BEGIN
   14 temp0 <= NOT cnt(0);
   15 temp1 <= cnt(0) XOR cnt(1);
   16 Q <= cnt;
   17 d0:dff
          PORT MAP (d => temp0, clrn => clrn, prn => '1',
   19
                    clk => clk, q => cnt(0) );
   20 d1:dff
          PORT MAP (d => temp1, clrn => clrn, prn => '1',
   22
                    clk => clk, q => cnt(1) );
   23 END a;
```

》 圖63 非同步清除2位元同步上數計數器


- 4-4 模擬驗證
  - 編輯流程如下:
    - 開啟專案 → 指定元件 → 建立測試平台(test bench)
    - → 另存新檔 → 建立測試模組名稱 → 加入reg接線
    - → 加入wire接線 → 引入count2的模組 → 設定初始
    - 值 → 定義時間單位 → 變化波形 → 存檔 → 設定模
    - 擬工具路徑 → 設定模擬工具 → 組譯並模擬 → 調整
    - 視窗範圍 → 檢驗模擬結果 → 關閉ModelSim-Altera




》 圖64 移除與加入檔案

```
`timescale 1ns/10ps
module test;
reg clk;
reg clrn;
wire [1:0] Q;
count2 DUT (.clk(clk), .clrn(clrn), .Q(Q));
initial
begin
 clk <= 1'b0;
clrn <= 1'b0;
 end
 always #50 clk <= \sim clk;
 initial #100 clrn <= 1'b1;
 initial #600 clrn <= 1'b0;
 initial #700 clrn <= 1'b1;
 endmodule
```

» 表13 Test Bench設定之變化波形



» 圖65 「New Test Benches Settings」視窗



» 圖66 模擬波型

- 檢驗模擬結果:觀察輸出結果,檢查結果如下:
  - 50ns處clk為正緣,clrn=1'b0,輸出清除為0,輸出Q為2'b00。
  - 150ns處clk為正緣, clrn=1'b1, 輸出增加1,輸出Q變為2'b01。
  - 250ns處clk為正緣, clrn=1'b1, 輸出增加1,輸出Q變為2'b10。
  - 350ns處clk為正緣, clrn=1'b1, 輸出增加1,輸出Q變為2'b11。
  - 450ns處clk為正緣, clrn=1'b1, 輸出增加1,輸出Q變為2'b00。
  - 550ns處clk為正緣, clrn=1'b1, 輸出增加1,輸出Q變為2'b01。
  - 600ns處,c1rn=1'b0,輸出清除為0,輸出Q變為2'b00。
  - 750ns處clk為正緣,clrn=1'b1,輸出增加1,輸出Q變為2'b01。
- 與表9之真值表做比較,對照無誤。

#### 5. 可預設的同步10模計數器

- •因為每一個正反器均有2個狀態,故若以n代表正反器的數目,則其模數為2n,亦即具有2n個自然計數值,
- 因此可設計具有2、4、8、16、32、64等等自然計數值 的計數器。
- 然而,在日常生活上,十進位的計數器為最常且最方便使用的計數器,也就是以二進位自然數順序,由"0000"計數至"1001",
- 但是必需經過設計過的電路連接方式才能達成此項功能。


- •以IC "74162" 之電路作例子,其具有4位元上數十進位計數和同步預設和同步清除功能。
  - · 當載入控制端 "ldn"為 "0"時,將輸入資料送至正反器輸入端,
  - · 當載入控制端 "ldn"為 "l"時,計數器停止載入。
  - 並有一進位輸出端 "RCO"。
- 腳位:控制線5條: clrn、ENT、ENP、load、clk
  - 資料輸入線4條:D3、D2、D1、D0
  - 資料輸出線4條:Q3、Q2、Q1、Q0
  - 串接進位線1條: Co=Q3 AND Q0 AND ENT

			Enable		D[30]			Q[30]				
clk clrn	load	Ent	Enp	D[3]	D[2]	D[1]	D[0]	Q[3]	Q[2]	Q[1]	Q[0]	
<b>↑</b>	0	X	X	X	X	X	X	X	0	0	0	0
<b>↑</b>	1	0	X	X	A	В	С	D	A	В	С	D
<b>↑</b>	1	1	0	1	X	X	X	X	Q(不變)			
<b>↑</b>	1	1	1	0	X	X	X	X	Q(不變)			
<b>↑</b>	1	1	1	1	X	X	X	X	Q=Q+1(上數) 最高數到"1001"			


» 表14 可預設的同步10模計數器

- 5-1 電路圖編輯
  - 編輯流程如下:

開啟新增專案精靈:建立專案model0 → 新增檔案 → 另存新檔:儲存為model0.bdf → 編輯檔案內容:引入四個dffe符號 → 引入輸入和輸出腳:引入兩個 input 閘,四個output 閘 → 更改輸入輸出腳之腳位名稱:輸入腳為load 、load load 、load 、load load 、load load 、load 、load load 、load load 、load load 、load load load 、load load l



》 圖67 連線結果




》 圖68 可預設的同步10模計數器

- 5-2 Verilog HDL編輯
  - 編輯流程如下:

開啟新增專案精靈:建立專案mode10→新增檔案→ 另存新檔:儲存為mode10.v→編輯檔案內容→存檔 並組譯→模擬驗證

```
а<mark>в</mark>о
                             mode 10.v*
圖 | ▲ 編 7 | 準 準 | ▲ 巻 巻 巻 | ◎ 💆 | 🔯 🔊 🗸 | → 🗏 🧏
     module mode10(
        // Input Ports
  3
        input clk,
        input clrn,
        input load,
        input [3:0] D,
        input ENP,
        input ENT,
  9
       // Output Ports
 10
        output reg[3:0] Q,
 11
       output Co
 12
       );
 13
 14
           always@(posedge clk)
 15
             begin
 16
              if(clrn == 0)
 17
                begin
 18
                Q = 0;
 19
                end
 20
               else if(load == 0)
 21
               begin
 22
               Q = D;
 23
                end
 24
               else if (ENT & ENP == 1)
 25
                begin
 26
                 if (Q == 9)
 27
 28
                else
 29
                   Q = Q + 1;
 30
                end
 31
            end
 32
            assign Co = Q[3] & Q[0] & ENT;
 33
       endmodule
```

» 圖69 可預設的同步10模計數器




» 圖70 RTL Viewer

- 5-3 VHDL編輯
  - 編輯流程如下:

建立mode10專案 → 新增檔案 → 另存新檔:儲存為 mode10.vhd → 編輯檔案內容 → 存檔並組譯 → 模擬 驗證

```
mode 10.vhd*
圖 | 44 😘 📆 | 車 車 | 🔏 🤏 🤏 🔏 | 🕡 💆 | 🔯 | ∞ | ↓ 🔜 🗏 🧏
     library ieee;
     use ieee.std logic 1164.all;
     use ieee.std logic unsigned.all;
     ⊟entity mode10 is
          port
        ( load, ENP, ENT, clrn, clk : in std logic;
             D : in std logic vector(3 downto 0);
             Q : out std logic vector(3 downto 0);
             Co : out std logic
 10
         );
 11
      Lend mode10;
     -architecture a of mode10 is
 13
     -begin
 14
          process(clk) is
          variable cnt : std logic vector(3 downto 0);
 16
          begin
 17
             if (rising edge(clk)) then
                if(clrn = '0') then
 19
                   cnt := "00000";
 20
               elsif (load = '0') then
 21
                   cnt := D;
 22
                elsif (( ENP and ENT) = '1') then
 23
                     if cnt = "1001" then
 24
                           cnt := "00000";
 25
                      else
 26
                           cnt := cnt + 1;
 27
                      end if:
 28
                end if:
 29
             end if;
 30
             Q <= cnt;
 31
             Co <= cnt(3) and cnt(0) and ENT;
 32
          end process;
 33
       end a;
```

》 圖71 可預設的同步10模計數器




» 圖72 RTL Viewer

```
abo mode 10. vhd
     3 LIBRARY altera;
     4 USE altera.maxplus2.ALL;
     5 ENTITY mode10 IS
           PORT (
                    load, ENP, ENT, clrn, clk : IN STD LOGIC;
                         : IN
                                 STD LOGIC VECTOR(3 DOWNTO 0);
                         : OUT
                                 STD LOGIC VECTOR(3 DOWNTO 0);
                    Co : OUT
                                 STD LOGIC );
    10 END mode10;
    11 ARCHITECTURE a OF mode10 IS
    12 BEGIN
    13 inst : a 74162
                PORT MAP(CLK => clk, LDN => load, A => D(0),
    14
    15
                          B \Rightarrow D(1), C \Rightarrow D(2), D \Rightarrow D(3),
    16
                          CLRN => clrn, ENP => ENP, ENT => ENT,
    17
                          QA => Q(0), QB => Q(1), QC => Q(2),
                          QD \Rightarrow Q(3), RCO \Rightarrow Co);
    18
    19 END a;
```

》 圖73 可預設的同步10模計數器


- 5-4 模擬驗證
  - 編輯流程如下:
    - 開啟專案 → 指定元件 → 建立測試平台(test bench)
    - → 另存新檔 → 建立測試模組名稱 → 加入reg接線
    - → 加入wire接線 → 引入model0的模組 → 設定初始
    - 值 → 定義時間單位 → 變化波形 → 存檔 → 設定模
    - 擬工具路徑 → 設定模擬工具 → 組譯並模擬 → 調整
    - 視窗範圍 → 檢驗模擬結果 → 關閉ModelSim-Altera




》 圖74 移除與加入檔案

```
`timescale 1ns/10ps
module test;
 // Input Ports
 reg clk;
 reg clrn;
 reg load;
 reg [3:0] D;
 reg ENP;
 reg ENT;
// Output Ports
wire[3:0] Q;
 wire Co;
 mode10 DUT (.clk(clk), .clrn(clrn), .load(load), .D(D),
                .ENP(ENP), .ENT(ENT), .Q(Q), .Co(Co));
 initial
 begin
  clk <= 1'b0;
 clrn <= 1'b1;
 load <= 1'b0;
  D <= 4'b0111;
  ENP <= 1'b1;
  ENT <= 1'b1;
 end
 always #50 clk <= ~ clk;
 initial #600 clrn <= 1'b0;
 initial #700 clrn <= 1'b1;
 initial #100 load <= 1'b1;
 initial #300 ENT <= 1'b0;
 initial #400 ENT <= 1'b1;
 initial #500 ENP <= 1'b0;
 initial #600 ENP <= 1'b1;
 endmodule
```

» 表15 Test Bench設定之變化波形



» 圖75 「New Test Benches Settings」視窗



》 圖76 模擬波型

- 檢驗模擬結果:觀察輸出結果,檢查結果如下:
  - 50ns處clk為正緣, clrn=1, load=0, 執行載入D的值至輸出,因為D=4'b0111,所以輸出Q=D=4'b0111。
  - 150ns處clk為正緣, clrn=1, load=1, ENP=1, ENT=1, 執行計數,輸出增加1,所以輸出Q變為4'b1000。
  - 250ns處clk為正緣, clrn=1, load=1, ENP=1, ENT=1, 執行計數,輸出增加1,所以輸出Q變為4'b 1001。輸出Co= Q(3) & Q(0) & ENT & ENP = 1。
  - 300ns至350ns處ENT=0,故輸出Co= Q(3) AND Q(0) AND ENT=0。
  - 350ns處clk為正緣, clrn=1, load=1, clrn=1, load=0, ENP=1, ENT=0, 輸出Q保持不變依舊為4'b 1001, 輸出Co= Q(3) AND Q(0) AND ENT=0。
  - 400ns至450ns處, ENT=1, Co=Q(3) AND Q(0) AND ENT=1。
  - 450ns處clk為正緣, clrn=1, load=1, ENP=1, ENT=1, 輸出增加1, 輸出Q 變為4'b 0001。
  - 550ns處clk為正緣,clrn=1,load=1,ENP=1,ENT=0,輸出Q保持不變依舊 為4'b 0001。
  - 650ns處clk為正緣,clrn=0,執行清除,所以輸出Q變清除為4'b0000。
- 與表14之真值表做比較,對照無誤。

## 6. 非同步清除同步載入60模計數器

- 數字鐘的秒針部分由60模計數器組成,分針部分亦由60 模計數器所組成。
- 本範例分別設計6模計數器與十模計數器組合成60模計數器。

- · 腳位:脈波輸入端:clk
  - · 同步載入控制端:load
  - 非同步清除端:clrn
  - 致能端:en
  - 資料載入端:Da[3..0]、Db[2..0]
  - 輸出端: Qa[3..0] · Qb[2..0]
  - 進位輸出端:Co=en AND Qa3 AND Qa0 AND Qb2 AND Qb0


控制端				十位載入	個位載 入	十位輸 出	個位輸 出
clk	clrn	load	en	Db[20]	Da[30]	Qb[20]	Qa[30]
X	1	X	X	X	X	0	0
<b>↑</b>	0	1	X	В	A	В	A
<b>↑</b>	0	0	0	X	X	Q (不變)	
<b>↑</b>	0	0	1	X	X	Q=Q+1 最高數到59	

»表14 60模計數器真值表


- 6-2 Verilog HDL編輯
  - 編輯流程如下:

開啟新增專案精靈:建立counter60專案  $\rightarrow$  建立6模計數器檔案  $\rightarrow$  另存新檔:儲存為counter6.  $v \rightarrow$  建立10模計數器  $\rightarrow$  另存新檔:儲存為counter10.  $v \rightarrow$  建立60模計數器  $\rightarrow$  另存新檔:儲存為counter60.  $v \rightarrow$  存檔並組譯  $\rightarrow$  模擬驗證

» 圖89 Verilog HDL編輯六模計數器 腳位設定




» 圖91 RTL Viewer



» 圖92 專案檔案導覽


» 圖93 Verilog HDL編輯十模計數器 腳位設定



》 圖94 專案檔案導覽

```
аbo
                        counter60.v*
🖼 | 🖊 😘 😽 | 準 準 | 🥕 🤏 🥦 🥦 | 🕕 🔼 | 2003 ab/ | → 🗏 🧏
    module counter60 (load, clk, en, clrn, Da, Db, Co, ga, gb);
      input load, clk, en, clrn;
      input [3:0] Da;
      input [2:0] Db;
      output Co;
      output [3:0] qa;
      output [2:0] qb;
     wire counter10Co;
     10
                    .Co(counter10Co),.Q(ga));
 11
     Gounter6 inst(.load(load),.clk(clk),.en(counter10Co),.clrn(clrn),
 12
                  .D(Db),.Co(Co),.Q(qb));
 13
      endmodule
```

» 圖95 Verilog HDL編輯六十模計數器



» 圖96 RTL Viewer

## • 6-3 VHDL編輯

開啟新增專案精靈:建立counter60專案 → 建立6模計數器檔案 → 另存新檔:儲存為counter6. vhd → 建立10模計數器 → 另存新檔:儲存為counter10. vhd → 建立60模計數器 → 另存新檔:儲存為counter60. vhd → 存檔並組譯 → 模擬驗證


» 圖97 VHDL編輯六模計數器 腳位設定

```
| Counter10.vhd* | Coun
```

» 圖100 VHDL編輯十模計數器 腳位設定


```
counter60.vhd*
  | 👫 😘 📆 | 賃= 賃= | 🔥 🔏 🥻 🤏 👂 | 🕕 💆 | 🍪 | ab/ | 🚃 🖫 🖺
      library ieee;
      use ieee std logic 1164 all;
    Mentity counter60 is
         port
        ( load,clk,en,clrn : in std logic;
            Da : in std logic vector(3 downto 0);
            Db : in std logic vector(2 downto 0);
            Co : out std logic;
            qa : out std logic vector(3 downto 0);
10
            qb : out std logic vector(2 downto 0)
11
        );
12
     LEND counter60;
    Farchitecture a of counter60 is
    □component counter6
    port(load,clk,en,clrn : in std logic;
16
             D: in std logic vector(2 downto 0);
17
             Co : out std logic;
             q : out std logic vector(2 downto 0)
18
19
        );
20
     end component;
    Floomponent counter10
         port(load,clk,en,clrn : in std logic;
23
             D: in std logic vector(3 downto 0);
24
             Co : out std logic;
25
             q : out std logic vector(3 downto 0)
26
       );
27
     end component;
28
      signal counter10Co : std logic;
29
     begin
30
      inst3 : counter10
31
    port map(load => load, clk => clk,en => en,clrn => clrn,
32
             D => Da, Co => counter10Co, q => qa);
33
      inst : counter6
    port map(load => load,clk => clk,en => counter10Co,clrn => clrn,
35
             D \Rightarrow Db, Co \Rightarrow Co, q \Rightarrow qb);
     Lend;
36
```

» 圖102 VHDL編輯六十模計數器



» 圖103 RTL Viewer


- 6-4 模擬驗證
  - 編輯流程如下:
    - 開啟專案 → 指定元件 → 建立測試平台(test bench)
    - → 另存新檔 → 建立測試模組名稱 → 加入reg接線
    - → 加入wire接線 → 引入counter60的模組 → 設定初始值 → 定義時間單位 → 變化波形 → 存檔 → 設定模擬工具路徑 → 設定模擬工具 → 組譯並模擬 → 調整視窗範圍 → 檢驗模擬結果 → 關閉ModelSim-Altera




» 圖104 加入檔案

```
`timescale 1ns/10ps
module test;
         load, clk, en, clrn;
reg
     [3:0] Da;
reg
     [2:0] Db;
reg
wire
     Co;
     [3:0] qa;
wire
     [2:0] qb;
wire
counter60 DUT (.load(load), .clk(clk), .en(en), .clrn(clrn),
              .Da(Da), .Db(Db), .Co(Co), .qa(qa), .qb(qb));
```

» 表15 Test Bench 腳位設定



» 圖105 「New Test Benches Settings」視窗



» 圖106 模擬波型

- 檢驗模擬結果:觀察輸出結果,可按Processing→Simulation Report, 再點選 'Simulation Waveforms'觀察模擬波形,檢查結果如下:
  - •25ns處clk為正緣, clrn=0, load=1, 載入Da=4'b0111, Db=3'101, 輸出qa=Da=4'b0111, qb=Db=3'101。
  - •75ns處clk為正緣, clrn=0, load=0, en=1, 輸出增加1, 輸出qa變為4'b1000, qb保持3'101。
  - •125ns處clk為正緣, clrn=0, load=0, en=1, 輸出增加1, 輸出qa變為4'b1001, qb保持3'101。輸出Co=1。
  - •175ns處clk為正緣, clrn=0, load=0, en=1, 輸出增加1, 輸出qa變為4'b0000, qb變為3'b000。
  - •325ns處clk為正緣,clrn=0,load=0,en=0,故輸出不變。
  - •700ns處,c1rn=1,輸出清除為0,qa=4'b0000,qb=3'b000。
  - •與表14真值表做比較,對照無誤。

## 作業

- 請完成「非同步清除同步載入60模計數器」
- 主程式可使用Verilog或VHDL
- Test Bench使用Verilog
- 整個專案及Word檔(存放模擬波形截圖)並上傳
- 加分項目:課堂間完成Demo