



1 Moore'sches Gesetz

- alle 18-24 Monate verdoppelt sich die Anzahl der Transistoren auf gleicher Fläche
- Exponentielles Wachstum der Transistorzahl, exponentieller Rückgang des Preises pro Transistor
- Herstellungskosten (Fixkosten, Variable Kosten, Technologiefaktor), Entwicklerproduktivität, Verlustleistungsdichte

2 Einheiten

Potenz	Vorsatz	Potenz	Vorsatz
10^{12}	T	10^{-1}	d
10^9	G	10^{-2}	c
10^6	M	10^{-3}	m
10^3	k	10^{-6}	μ
10^2	h	10^{-9}	n
10^1	da	10^{-12}	p
		10^{-15}	f

Hz	s^{-1}
N	$kgms^{-2}$
J	$Nm = VA_s$
W	$VA = Js^{-1}$
C	As
V	JC^{-1}
F	CV^{-1}
Ω	VA^{-1}
H	VsA^{-1}

Bit $\xrightarrow{8} \text{Byte} \xrightarrow{1000} k\text{Byte} \xrightarrow{1000} M\text{Byte}$
 Bit $\xrightarrow{8} \text{Byte} \xrightarrow{1024} KiB \xrightarrow{1024} MiB$

3 Boolesche Algebra

3.1 Boolesche Operatoren (Wahrheitstabelle WT)

x	y	AND	OR	XOR	NAND	NOR	EQV
0	0	0	0	0	1	1	1
0	1	0	1	1	1	0	0
1	0	0	1	1	0	0	0

Konfiguration: $f = c_1 + c_2 + c_3 \Rightarrow cov(f) = \{c_1, c_2, c_3\}$

3.2 Gesetze der booleschen Algebra

	Boolesche Algebra $(0, 1; \cdot, +, \bar{x})$	Mengenalgebra $(P(G); \cap, \cup, \bar{A}; G, \emptyset)$
Kommutativ	$x \cdot y = y \cdot x$ $x + y = y + x$	$A \cap B = B \cap A$ $A \cup B = B \cup A$
Assoziativ	$x \cdot (y \cdot z) = (x \cdot y) \cdot z$ $x + (y + z) = (x + y) + z$	$(A \cap B) \cap C = A \cap (B \cap C)$ $(A \cup B) \cup C = A \cup (B \cup C)$
Distributiv	$x \cdot (y + z) = x \cdot y + x \cdot z$ $x + (y \cdot z) = (x + y) \cdot (x + z)$	$A \cap (B \cup C) = (A \cap B) \cup (A \cap C)$ $A \cup (B \cap C) = (A \cup B) \cap (A \cup C)$
Äquivalenz	$x \cdot x = x$ $x + x = x$	$A \cap A = A$ $A \cup A = A$
Absorption	$x \cdot (x + y) = x$ $x + (x \cdot y) = x$	$A \cap (A \cup B) = A$ $A \cup (A \cap B) = A$
Konstanz	$x \cdot 1 = x$ $x + 0 = x$ $x \cdot 0 = 0$ $x + 1 = 1$	$A \cap G = A$ $A \cup \emptyset = A$ $A \cap \emptyset = \emptyset$ $A \cup G = G$
Komplement	$x \cdot \bar{x} = 0$ $x + \bar{x} = 1$ $\bar{\bar{x}} = x$	$A \cap \bar{A} = \emptyset$ $A \cup \bar{A} = G$ $\bar{\bar{A}} = A$
De Morgan	$\overline{x \cdot y} = \bar{x} + \bar{y}$ $\overline{x + y} = \bar{x} \cdot \bar{y}$	$A \cap B = \bar{A} \cup \bar{B}$ $A \cup B = \bar{A} \cap \bar{B}$
Resolution (allgemein)	$x \cdot a + \bar{x} \cdot b + a \cdot b$ $(x+a) \cdot (\bar{x}+b)$ $= (x+a) \cdot (\bar{x}+b) \cdot (a+b)$	$(A \cap Y) \cup (\bar{A} \cap Z)$ $= (A \cap Y) \cup (\bar{A} \cap Z) \cup (Y \cap Z)$ $(A \cup Y) \cap (\bar{A} \cup Z)$ $= (A \cup Y) \cap (\bar{A} \cup Z) \cap (Y \cup Z)$
Resolution (speziell)	$x \cdot a + \bar{x} \cdot a = a$ $(x+a) \cdot (\bar{x}+a) = a$	$(A \cap Y) \cup (\bar{A} \cap Y) = Y$ $(A \cup Y) \cap (\bar{A} \cup Y) = Y$

3.3 Boolesche Funktionen

$$f : \{0, 1\}^n \rightarrow \{0, 1\} \quad f(\underline{x}) = f(x_1, x_2, \dots, x_n)$$

Einsmenge F von f : $F = \{\underline{x} \in \{0, 1\}^n \mid f(\underline{x}) = 1\}$
 Nullmenge \bar{F} von f : $\bar{F} = \{\underline{x} \in \{0, 1\}^n \mid f(\underline{x}) = 0\}$

Kofaktor bezüglich

- $x_i : f(x_i) = f|_{x_i=1} = f(x_1, \dots, 1, \dots, x_n)$
- $\bar{x}_i : f(\bar{x}_i) = f|_{x_i=0} = f(x_1, \dots, 0, \dots, x_n)$

Substitutionsregel

- $x_i \cdot f(\underline{x}) = x_i \cdot f_{x_i}$
- $\bar{x}_i \cdot f(\underline{x}) = \bar{x}_i \cdot f_{\bar{x}_i}$
- $x_i + f(\underline{x}) = x_i + f_{\bar{x}_i}$
- $\bar{x}_i + f(\underline{x}) = \bar{x}_i + f_{x_i}$

Boolesche Expansion

- $f(\underline{x}) = x_i \cdot f_{x_i} + \bar{x}_i \cdot f_{\bar{x}_i}$
- $f(\underline{x}) = (x_i + f_{\bar{x}_i}) \cdot (\bar{x}_i + f_{x_i})$
- $\bar{f}(\underline{x}) = \bar{x}_i \cdot \bar{f}_{\bar{x}_i} + x_i \cdot f_{x_i}$
- $\bar{f}(\underline{x}) = (\bar{x}_i + \bar{f}_{x_i}) \cdot (x_i + \bar{f}_{\bar{x}_i})$

Eigenschaften von $f(\underline{x})$

- tautologisch $\Leftrightarrow f(\underline{x}) = 1 \quad \forall \underline{x} \in \{0, 1\}^n$
- kontradiktoriisch $\Leftrightarrow f(\underline{x}) = 0 \quad \forall \underline{x} \in \{0, 1\}^n$
- unabhängig von $x_i \Leftrightarrow f_{x_i} = f_{\bar{x}_i}$
- abhängig von $x_i \Leftrightarrow f_{x_i} \neq f_{\bar{x}_i}$

3.4 Multiplexer

$$f = x \cdot a + \bar{x} \cdot b \quad (2 \text{ Eingänge } a, b \text{ und 1 Steuereingang } x)$$

$$f = \bar{x}_1 \bar{x}_2 a + \bar{x}_1 x_2 b + x_1 \bar{x}_2 c + x_1 x_2 d \quad (\text{Eingänge: } a, b, c, d \text{ Steuerung: } x_1, x_2)$$

3.5 Wichtige Begriffe

Wichtige Begriffe:	Definition	Bemerkung
Signalvariable	x	$\hat{x} \in \{0, 1\}$
Literal	$l_i = x_i \text{ oder } \bar{x}_i$	$i \in I_0 = \{1, \dots, n\}$
Literränge	#Teilterme + $\sum_{i=1}^{\# \text{Teilterme}} l_i$	Summe aller Eingänge
Minterme,0-Kuben	$M0C \ni m_j = \prod_{i \in I_0} l_i$	$ M0C = 2^n$
d-Kuben	$MC \ni c_j = \prod_{i \in I_j \subseteq I_0} l_i$	$ MC = 3^n$
Distanz	$\delta(c_i, c_j) = \{l \mid l \in c_i \wedge \bar{l} \in c_j\} $	$\delta_{ij} = \delta(c_i, c_j)$
Implikanten	$MI = \{c \in MC \mid c \subseteq f\}$	MI
Primimplikanten	$MPI = \{p \in MI \mid p \not\subseteq c \forall c \in MI\}$	$MPI \subseteq MI \subseteq MC$
DNF (SOP)	eine Summe von Produkttermen	Terme sind ODER-verknüpft
KNF (POS)	ein Produkt von Summentermen	Terme sind UND-verknüpft
KDNF (CSOP)	Summe aller Minterme	WT: 1-Zeilen sind Minterme
KKNF (CPOS)	Menge aller Maxterme	WT: 0-Zeilen negiert sind Maxterme
VollSOP (nur 1)	Menge aller Primimplikanten	Bestimmung siehe Quine Methode
DMF (min. 1)	Minimale Summe v. Primimplikanten	durch Überdeckungstabelle
FPGA: Field Programmable Gate Array		
LUT: Look Up Table		

4 Beschreibungsformen

4.1 Disjunktive Normalform/Sum of products (DNF/SOP)

Eins-Zeilen als Implikanten (UND) schreiben und alle Implikanten mit ODER verknüpfen:
 $Z = \bar{A} \cdot \bar{B} + \bar{C} \cdot D$

4.2 Konjunktive Normalform/Product of sums (KNF/POS)

Null-Zeilen negiert als Implikat (ODER) schreiben und alle Implikaten UND verknüpfen:
 $Z = (\bar{A} + \bar{C}) \cdot (\bar{A} + D) \cdot (\bar{B} + \bar{C}) \cdot (\bar{B} + D)$

4.3 Umwandlung in jeweils andere Form

- Doppeltes Negieren der Funktion: $Z = \overline{\bar{A} \cdot \bar{B} + \bar{C} \cdot D}$
- Umformung "untere" Negation (DeMorgan): $Z = \overline{\bar{A} \cdot \bar{B} \cdot \bar{C} \cdot \bar{D}} = (A + B) \cdot (C + D)$
- Ausmultiplizieren: $Z = (A + B) \cdot (C + \bar{D}) = A \cdot C + A \cdot \bar{D} + B \cdot C + B \cdot \bar{D}$
- Umformung "obere" Negation (DeMorgan):
 $Z = \overline{AC \cdot \bar{AD} \cdot \bar{BC} \cdot \bar{BD}} = (\bar{A} + \bar{C}) \cdot (\bar{B} + \bar{C}) \cdot (\bar{B} + D)$

Analog von KNF (POS) nach DNF (SOP).

5 Logikminimierung

5.1 Nomenklatur

- m_i Minterm: UND-Term in dem alle Variablen vorkommen (aus KDNF)
- M_i Maxterm: ODER-Term in dem alle Variablen vorkommen (aus KKNF)
- c_i Implikant: UND-Term in dem freie Variablen vorkommen können
- C_i Implikat: ODER-Term in dem freie Variablen vorkommen können
- p_i Primimplikant: UND-Term mit maximal freien Variablen
- P_i Primimplikat: ODER-Term mit maximal freien Variablen
- K_p Kernprimimplikant: Überdeckt einen Minterm als einziger c_i
- K_P Kernprimimplikat: Überdeckt einen Maxterm als einziger C_i

5.2 Karnaugh-Diagramm

Vorteile: sehr anschaulich

Nachteile: Gray-Kodierung notwendig, nur wenige Inputvariablen

$\begin{smallmatrix} x \\ y \end{smallmatrix}$	00	01	11	10
0	1	0	0	0
1	X	1	1	0

Gleiche Zellen zusammenfassen: z.B. $\bar{x}\bar{y} + yz$
 Don't Care Werte ausnutzen!

5.3 Quine Methode

Vorteile: automatisierbar (DEA/FSM), beliebig viele Inputvariablen

Nachteile: viele paarweise Vergleiche, Erweiterung auf KKNF oder KDNF notwendig, viele Min- und Maxterme

geg.: DNF/KNF oder Wertetabelle von $f(x)$

ges.: alle Primimplikanten-/kate p_i (VollSOP/VollPOS)

Spezielles Resolutionsgesetz: $x \cdot a + \bar{x} \cdot a = a$

Absorptionsgesetz: $a + a \cdot b = a$

1. kanonische Form (KKNF/KDNF) bestimmen (z.B. $f(x, y, z) = xy = xyz + xy\bar{z}$)

2. Alle Min-/Maxterme in Tabelle eintragen (Index von m ist (binär)Wert des Min-/Maxterms), sortieren nach der Anzahl der positiven Literale (=Klasse)

3. 1-Kubus: Min-/Maxterme die sich um eine Negation unterscheiden, zu einem Term verschmelzen (Resolutionsgesetz), dabei notieren aus welchen 0-Kuben er besteht und alle verwendeten 0-Kuben abhängen

4. Der 1-Kubus muss zusammenhängend sein! (d.h. alle 1-Kubus Min-/Maxterme müssen zusammenhängen)

5. Wenn möglich 2-Kubus bilden.

6. Wenn keine Kubusbildung mehr möglich \rightarrow Nicht abgehakte Kuben sind Primimplikanten

Beispiel (Quine Methode):

	0-Kubus	A	1-Kubus	R	A	2-Kubus	A
m_1	$\bar{x}_1\bar{x}_2x_3$	✓	\bar{x}_2x_3	$m_1 \& m_5$	p_1		
m_4	$x_1\bar{x}_2\bar{x}_3$	✓	$x_1\bar{x}_2$	$m_4 \& m_5$	✓	x_1	p_2
m_5	$x_1\bar{x}_2x_3$	✓	$x_1\bar{x}_3$	$m_4 \& m_6$	✓		
m_6	$x_1x_2\bar{x}_3$	✓	x_1x_3	$m_5 \& m_7$	✓		
m_7	$x_1x_2x_3$	✓	x_1x_2	$m_6 \& m_7$	✓		

$$\Rightarrow f(x_1, x_2, x_3) = p_1 + p_2 = \bar{x}_2x_3 + x_1$$

5.4 Resolventenmethode

Vorteile: Keine KDNF Notwendig, skaliert für viele Inputvariablen

Ziel: alle Primimplikanten

Wende folgende Gesetze an:

Absorptionsgesetz: $a + ab = a$

allgemeines Resolutionsgesetz: $x \cdot a + \bar{x} \cdot b = x \cdot a + \bar{x} \cdot b + ab$

Anwendung mit Schichtenalgorithmus

1. schreibe die Funktion f in die 0. Schicht

2. bilde alle möglichen Resolventen aus der 0. Schicht und schreibe sie in die nächste Schicht als ODER Verknüpfungen (Resolventen zu f "hinzufügen")

3. überprüfe ob Resolventen aus der 1. Schicht Kuben aus Schicht 0 überdecken (Absorption) und streiche diese Kuben aus Schicht 0

4. Schicht i besteht aus den möglichen Resolventen von Schicht 0 bis ($i - 1$). Abgestrichene Kuben aus vorherigen Schichten brauchen nicht mehr beachtet werden.

5. Sobald in der i -ten Schicht +1 steht oder keine weiteren Resolventen gebildet werden können, ist man fertig. \Rightarrow alle nicht ausgestrichenen Terme bilden die VollSOP

$f(x_1, \dots, x_n)$	Schicht
$x \cdot w + \bar{x} \cdot w + x \cdot y \cdot w \cdot \bar{z} + \bar{x} \cdot y \cdot w \cdot \bar{z} + \bar{y} \cdot w \cdot \bar{z}$	0
$+w + y \cdot w \cdot \bar{z}$	1
$+w \cdot \bar{z}$	2
$+w$	3

5.5 Überlagerung (Bestimmung der Minimalform)

Geg: CSOP/KDNF ($\sum m_i$) und VollSOP ($\sum p_i$)

Ges: DMF (Minimalform)

5.5.1 Überdeckung:

$$C = \frac{(m_0 \subseteq p_1) \cdot (m_2 \subseteq p_1 + m_2 \subseteq p_2)}{\tau_1} \stackrel{!}{=} 1$$

$$C = \frac{\cdot (\tau_1 + \tau_2)}{\tau_1 + \tau_1 \tau_2} = \tau_1 + \tau_1 \tau_2 = \tau_1$$

5.5.2 Alternativ: Mit Überdeckungstabelle bestimmen

Bsp:

Primterme	Minterme				$L(p_i)$
	m_1	m_2	\dots	m_N	
p_1	✓				$L(p_1)$
p_2	✓			✓	$L(p_2)$
\vdots					\vdots
p_K		✓			$L(p_K)$

K: Anzahl der Primterme

N: Anzahl der Minterme

$L(p_i)$: Kosten/Länge der Primimplikanten

Vorgehen:

1. Kernprimimplikanten auswählen
2. Spaltendominanzen prüfen und dominierende Spalten streichen
3. Zeilendominanzen prüfen und dominante Zeilen streichen
4. zurück zu 2. falls keine vollständige Überdeckung

Analog auch für Bestimmung der konjunktiven Minimalform (KMF)

6 Halbleiter

	Isolator	Metall	undotiert	N-Typ	P-Typ
Ladungsträger	Keine	e^-	e^- / e^+	e^-	e^+

Leitfähigkeit

Keine

Sehr hoch

$\propto T$

Hoch

Mittel

Source liegt immer am höheren Potential

nMOS normally on

Source liegt immer am niedrigeren Potential

pMOS normally off

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on

Source liegt immer am niedrigeren Potential

nMOS normally off

Source liegt immer am höheren Potential

pMOS normally on


Source liegt immer am niedrigeren Potential

Dynamische Verlustleistung	$P_{dyn} = P_{cap} + P_{short}$
Kapazitive Verluste	$P_{cap} = \alpha_0 f C_L V_{DD}^2$
Kurzschlussstrom	$P_{short} = \alpha_0 f \beta_n \tau (V_{DD} - 2V_{tn})^3$
Schalthäufigkeit	$\alpha_{0 \rightarrow 1} = \frac{\text{Schaltvorgänge(pos. Flanke)}}{\# \text{Betrachtete Takte}}$
Schalthäufigkeit (periodisch)	$\alpha = \frac{f_{switch}}{f_{clk}}$
Abhängig von den Signallflanken, mit Schaltfunktionen verknüpft	
$\approx V_{DD1}/\infty$ Schaltzeit: $\frac{V_{DD2}}{V_{DD1}} = \frac{t_{D1}}{t_{D2}}$ (bei Schaltnetzen t_{log})	
Verzögerungszeit $\propto \frac{C_L t_{ox} L_p}{W p \mu p \epsilon (V_{DD} - V_{th})}$	

Steigend mit: Kapazitiver Last, Oxiddicke, Kanallänge, Schwellspannung

Sinkend mit: Kanalweite, Ladungsträger Beweglichkeit, Oxyd Dielektrizität, Versorgungsspannung
Statische Verlustleistung P_{stat} : Sub-Schwellströme, Leckströme, Gate-Ströme Abhängigkeit:
 $V_{DD} \uparrow: P_{stat} \uparrow$ $V_{th} \uparrow: P_{stat} \downarrow$ (aber nicht proportional)

9 Volladdierer (VA)/Ripple-Carry-Adder



10 Sequentielle Logik

Logik mit Gedächtnis (Speicher).

10.1 Begriffe/Bedingungen

t_{Setup}	Stabilitätszeit vor der aktiven Taktflanke
t_{hold}	Stabilitätszeit nach der aktiven Taktflanke
t_{c2q}	Eingang wird spätestens nach t_{c2q} am Ausgang verfügbar
Min. Taktperiode	$t_{clk} > t_{1,c2q} + t_{logic,max} + t_{2,setup}$
Max. Taktfrequenz	$f_{max} = \left\lfloor \frac{1}{t_{clk}} \right\rfloor$ (Nicht aufrunden)
Holdzeitbedingung	$t_{2,hold} < t_{1,c2q} + t_{logic,min} \rightarrow$ Dummy Gatter einbauen
Durchsatz	$\frac{1}{t_{clk,pipe}} = f$ (Sample: Anzahl der Eingänge ins Register)
Latenz	$t_{clk} \cdot \# \text{Pipelinstufen}$ (Anzahl von Logik+Register-Blöcken)

10.2 Pipelining

Nur bei synchronen(taktgesteuerten) Schaltungen möglich!

- Aufeilen langer kombinatorischer Pfade durch Einfügen zusätzlicher Registerstufen
→ Möglichst Halbierung des längsten Pfades
- Zeitverlust beachten (evtl. Dummy-Gatter einfügen)
- Durchsatz erhöht sich entsprechend der Steigerung der Taktfrequenz
- Gesamtlatenz wird eher größer
- Taktfrequenz erhöht sich

10.3 Parallel Processing

$$\text{Durchsatz} = \frac{\#\text{Modul}}{t_{clk, Modul}} = f \quad \text{Latenz} = t_{clk}$$

- Paralleles, gleichzeitiges Verwenden mehrerer identischer Schaltnetze
- Zusätzliche Kontrolllogik nötig (Multiplexer)
- Taktfrequenz und Latenz bleiben konstant
- Durchsatz steigt mit der Zahl der Verarbeitungseinheiten
ABER: deutlich höherer Ressourcenverbrauch

11 Speicherelemente

Flüchtig Speicherinhalt gehen verloren, wenn Versorgungsspannung V_{DD} wegfällt - Bsp: *RAM

Nicht Flüchtig Speicherinhalt bleibt auch ohne V_{DD} erhalten - Bsp: Flash

Asynchron Daten werden sofort geschrieben/gelesen.

Synchron Daten werden erst mit $clk_0 \rightarrow 1$ geschrieben.

Dynamisch Ohne Refreshzyklen gehen auch bei angelegter V_{DD} Daten verloren - Bsp: DRAM

Statistisch Behält den Zustand bei solange V_{DD} anliegt (keine Refreshzyklen nötig) - Bsp: SRAM

Bandbreite: Bitanzahl, die gleichzeitig gelesen/geschrieben werden kann. Latenz: Zeitverzögerung zwischen Anforderung und Ausgabe von Daten. Zykluszeit: Minimale Zeitdifferenz zweier Schreib/Lesezugriffe.

$$\text{Speicherkapazität} = \text{Wortbreite} \cdot 2^{\text{Adressbreite}}$$

11.1 Speicherzelle/Register

Ring aus zwei Invertern.

11.2 Latch (Pegelgesteuert)

Set-Reset Latch:

Zwei gegenseitig rückgekoppelte NAND-Gatter. 0 an R/S schaltet.

Enable-Latch: ändert Speicherzustand auf D nur wenn e = 1

e	Q
0	Q
1	D

11.3 Flip-Flop (Flankengesteuert)

Besteht aus zwei enable-Latches

Flip-Flop: Ändert Zustand bei steigender/(fallender) Taktflanke.

clk	Q	\bar{Q}
0 → 1	D	\bar{D}
sonst	Q	\bar{Q}

12 Automaten (FSM)


12.1 Deterministic finite state machine (DFA)

DFA 6-Tupel $\{I, O, S, R, f, g\}$

I	Eingabealphabet
O	Ausgabealphabet
S	Menge von Zuständen
$R \subseteq S$	Menge der Anfangszustände
$f: S \times I \rightarrow S$	Übergangsrelation
g	Ausgaberation

12.2 Moore und Mealy FSMs

Moore Automat



Moore

Output hängt nur vom Zustand ab
 $s' = f(s, i), o = g(s)$

$$g: S \rightarrow O$$

Vorteile

- Kein kombinatorischer Pfad von Eingängen zu Ausgängen
- Wichtig für Begrenzung der Logiktiefe in sequentiellen Schaltwerken, insb. bei Verkettung

Nachteile

- Hohe Anzahl an Zuständen

Beim Zeichnen jede Eingabemöglichkeit für jeden Zustand berücksichtigen und Startzustand mit leerem Pfeil kennzeichnen.

13 Block Parity Schaltungen

13.1 Paritätsprüfung


Konzept zur Absicherung von digitalen Daten durch Anhängen eines Paritätsbits p.

- Gerade Anzahl an Einsen im Datenwort: $p = 0$.
- Ungerade Anzahl an Einsen im Datenwort: $p = 1$.
- Realisierung durch XOR-Gatter

13.2 Block Parity

„Zweidimensionale“ Erweiterung der Paritätsprüfung

Beispielblock:



Vorteile:

- Erkennung und Korrektur von einzelnen Bitfehlern.
- Erkennung von zusammenhängenden Mehrfachfehlern (Bursts).

13.3 Realisierung der Block Parity Schaltung

Datenpfad:

Das n-Bit Datenwort wird durch das Paritybit zu (n+1)-Bit erweitert und übertragen

Kontrollpfad:

- Die Datenworte (Zeilen im obigen Beispielblock) aus dem Datenpfad werden bitweise verxodert und es entsteht die Pbits-Zeile
- Nach einem Block wird die Pbit-Zeile übertragen