
▶ Agência Financiadora:



apresenta trabalhos relacionados. Na Seção IV , mostramos nossa arquitetura de nardware proposta. A los quantização de mínimos quadrados metodologia de avaliação é apresentada na Seção V. Os resultados obtidos são apresentados la EFE e tans I en Teoria, vol. IT-28, não.

#### SEÇÃO II. **Fundo**

K-means é um algoritmo de agrupamento que agrupa dados emk clusters, com base em suas semelhanças [6] . A idéia básica é, a partir de um conjunto den pontos de dados comd atributos, associam iterativamente esses pontos aos centros de cada cluster, denominados centróides, com base em sua distância euclidiana. O algoritmo começa a inicializark centróides com valores estratégicos. Posteriormente, a distância entre cada ponto e um centróide é calculada, e o ponto é atribuído ao seu centróide mais próximo [7]. Na última etapa, os centróides são atualizados, com base na média aritmética dos atributos dos pontos de dados a eles associados. O algoritmo executa essas etapas enquanto os centróides continuam mudando seus valores ou até atingir um determinado número de iterações. Assim, para cada iteraçãot, todas essas etapas são executadas com complexidade computacional de O (  $t \ n \ k \ d \hspace{-0.5em} \sl ho$  final, a saída é um mapeamento de centróides e seus pontos de dados atribuídos, representando os clusters gerados.

Os modos K funcionam de forma semelhante aos K-means, mas usando dados categóricos, ou seja, dados não numéricos, como entrada [8]. Contudo, as distâncias entre pontos e centróides são definidas por técnicas de dissimilaridade (por exemplo, correspondência simples). Além disso, o modo aritmético é usado para atualizar os atributos dos centróides

A Figura 1 mostra um exemplo de clustering com $k\,=\,3$  Os algoritmos K-means e K-modes são capazes de agrupar dados com características semelhantes gerados por diversos contextos. Asia feria praisas da rede forem utilizadas como entrada para eles, os grupos gerados podem ser marcados como acessos maliciosos ou normais. Desta forma, Sistemas de Detecção de Intrusões baseados em métodos de agrupamento são. 1. AW Al-Dabbagh, Y. Li e T. Chen, "Um sistema amplamente utilizados para encontrar novos padrões de anomalias para classificar e detectar intrusões defecção de intrusão para ataques cibernético: em sistemas de controle de rede sem fio", IEE. Trans. Sistema de Circuitos II Exp. Resumos, 65, não 8, pp. 1049-1053, agosto de 2018. Centroids Mostrar no contexto Ver artigo Google Scholar Nn, Y. Zhu, J. Fei e X. He, "Uma abordagen aprendizaç à profunda para detecção de intruusanda 15%, a peurais recorrentes", *IEEE Acce* vol. 5, pp. 3954-21961, 2017. Mostrar no contexto Ver artigo Figura 1. Exemplo de agrupamento com k = 3. 3. A. Bohara, U. Thakore e WH Sanders, "Detecc intrusão em sistemas corporativos combinando agrupando diversos dados de monitor", Proc. 5 Ciência do Bootcamp. Segurança (HotSoS), p 16, 2016. Mostrar no contexto SEÇÃO III. 95.1 CrossRef[2] Google Scholar ☑ Trabalho relatado 4. K. O'Brien, LD Tucci, G. Durelli e M. Blott, "Rur Nesta seção, apresentamos trabalhos relacionados e uma breve comparação na Tabelà (COMPUTAÇÃO COMPAÇÃO COMPAÇÃO COMPAÇÃO COMPAGAÇÃO heterogêneas", Proc. Projeto Autom. Teste Eur intrusões em redes. (DATA), pp. 398-403, março de 2017. Mostrar no contexto Ver artigo TABELA I Visão Geral dos Trabalhos Relacionados Google Scholar € aluate Detection Ra CPU K-means NSL-KDD data set J. Kim e J. Park, "Detecção de intrusão de red [10] CPU SVM and ELM KDDCup'99 data se baseada em FPGA para rede industrial baseac [11] CPU active Learning IEC 61850", ICT Exp., vol. 4, não. 1, pp. 1-5, 2 Evaluate [12] CPU K-means Mostrar no contexto CrossReft. [13] CPU KDD Ajuda data se [14] CPU Naive Bayes KDDCup'99 data se [15] CPU S. Lloyd, "Quantização de mínimos quadrados NSL-KDD data set 32-bit data PCM", IEEE Trans. Inf. Teoria, vol. IT-28, não. FPGA with 40 MHz [16] FPGA pp. 129-137, março de 1982. Evaluate Time DARPA data se 82mW and 162 MHz [17] FPGA Not related to IDS CPU 126W (CPU+FPGA). [18] Evaluate Time/Energy Not related to IDS FPGA with 250 MHz. [19] Evaluate Time/Energy, Not related to IDS 16-bit data, 41mW and 250 MHz. [20] Evaluate Energy, Not related to IDS 64-bit data, Reconfiguration Inputs 1.5W and 50 MHz, K-mode Evaluate Cycles/Energy. aluate up to 8 cluste NSL-KDD data set

Um método chamado MinMax aumenta a qualidade dos centróides iniciais em K-means [9]. Isso melhorou a taxa de detecção com uma redução nos falsos positivos. Um modelo multinível [10] para um IDS baseado em clustering K-means, Support Vector Machine (SVM) e Extreme Learning Machine (ELM), foi proposto para agrupar dados de treinamento usando K-means, produzindo novos conjuntos de dados para aprimorar o SVM. e ELMO. Outro trabalho [11] realizou detecção de anomalias em conjuntos de dados de alta dimensão usando redes Bayes, modelo de mistura gaussiana (GMM), modos K e aprendizado ativo. Os autores identificaram subgrupos de dimensões relevantes, que poderiam ser classificados como ataques.

Uma abordagem modificada usando K-means teve como objetivo aplicar o método de agrupamento para IDS [12] . Após testar sua abordagem no conjunto de dados KDDCup'99, os autores most fram ama cficiência de até 95% na detecção de intrusões, apresentando distâncias interclusters maiores que a versão tradicional, formando assim grupos mais distintos e de maior qualidade. Em outro experimento [13], foi utilizado um método de agrupamento para IDS usando K-means com Mini Batch e Análise de Componentes Principais (PCA). A abordagem desenvolvida foi comparada com versões tradicionais de K-means e PCA, utilizando também o testado no KDDCup'99. O objetivo era categorizar os dados em instâncias normais e atáques potenciais. Da mesma forma, também foi utilizado um classificador Random Forest [15] com K-mean stratem fontation un classificador Random Forest [15] com K-mean stratem fonta forma fo de precisão de 99,86% na detecção de intrusões no conjunto de dados NSL-KDD.

Embora esses trabalhos tenham obtido bons resultados, consideraram cenários am hoixan odez rom puracion de la montagen eficiência energética, que não podem ser negligenciados atualmente. Pensando nissoa prientização mente para detecção de intru de arquitetura de hardware do algoritmo K-means [16] . Este hardware foi capaz de figuração hectres meturais recorrentes", IEEE Acce identificam características de quatro tipos de ataques. Utilizando um modelo FPGA de 146, MHz. 212954-121961, 2017. Ver artigo

entrada de 32 bits e um número fixo de iterações, os autores mostraram que a arquitetura proposta está à altura Mostrar no contexto  ${\tt de300}\times{\tt mais}\ {\tt r\'apido}\ {\tt do}\ {\tt que}\ {\tt uma}\ {\tt vers\~ao}\ {\tt de}\ {\tt software}\ {\tt ao}\ {\tt avaliar}\ {\tt registros}\ {\tt gerados}\ {\tt sintaticamente}\ {\tt existentes}\ {\tt no}\ {\tt Google}\ {\tt Scholar}\ {\tt Scholar}\ {\tt od}\ {\tt$ conjunto de dados DARPA. Este resultado representa uma redução no tempo de processamento de 99% semelhante a este briefing que obteve uma redução de 91%. Em termos de elementos lógicos, este trabalho

relacionado mostra uma ocupação FPGA de 58.484 elementos (apenas K-means 3; valor Bohara na Standarde WH Sanders, "Detecç dos 106.824 elementos alcançados por nossa implementação híbrida K-means/K-montes em sistemas corporativos combinando agrupando diversos dados de monitor", Proc. 5

Existem outras propostas relacionadas a K-means implementadas em FPGA [17] não estão relacionados ao IDS, mas destacam a importância dos K-means baseados em hardware como aceleradores para diferentes aplicações.

Ciência do Bootcamp, Segurança (HotSoS) , p

Mostrar no contexto CrossRef Z



Este resumo difere dos outros, pois propomos uma arquitetura K-means/K-modes-reconfigurável baseada em FPGA com dados de 64 bits. Nossa abordagem oferece maior desempenho e menor consumo de energia no. G. Durelli e M. Blott, "Rur cenário de detecção de intrusões do que as abordagens de software. Além disso, é capaz de avaliar até 8 clusters cala com arquiteturas com ambos os algoritmos, mostrando uma solução FPGA mais robusta que as apresentadas nas trabalhesoc. Projeto Autom. Teste Eur anteriores. (DATA), pp. 398-403, março de 2017.

> Mostrar no contexto

Google Scholar <a>C</a>



SEÇÃO IV.

Arquitetura K-Means/K-Modes basea, Rip GA para rede industrial baseac **FPGA** IEC 61850", *ICT Exp.* , vol. 4, não. 1, pp. 1-5, 2

**PDF** 

Mostrar no contexto



Ver artigo



Google Scholar Nossa arquitetura reconfigurável de K-means/K-modes é baseada em blocos interconectados, gerenciados por uma unidade de controle central, conforme mostrado na Figura 2 . Esta arquitetura é descrita em VHDL (VHSIC

Hardware Description Language) e seus blocos básicos são: (i) Banco de Registradores que almazena em registradores internos as operações disponíveis; (ii) Contagem de Iterações que determina a condição de parada Teoria , vol. IT-28, não. pp. 129-137, março de 1982. dos algoritmos; (iii) Resultado de saída que recebe os mapeamentos.




Figura 2. Arquitetura reconfigurável de K-means/K-modes.

As entradas são relógio, reset, algoritmo escolhido (K-means-Integer, K-means-FloatingPoint ou K-modes), número de pontos, centróides, recursos e iterações. A saída é o mapeamento dos centróides e seus pontos, Usamos entradas de dados de 64 bits com significados diferentes dependendo do algoritmo escolhido. Para os modos K, são usados atributos categóricos, portanto a palavra de 64 bits contém oito atributos de oito bits cada. Por outro lado, com K-means os atributos são numéricos, portanto definimos 2 atributos por palavras de 64 bits. Os atributos de ponto flutuante são codificados no padrão de precisão simples IPEF de rências


Para manter os dados e acelerar o acesso durante a execução dos algoritmos, foram utilizadas memórias internas.

Nosso protótipo primeiro usa uma ROM para armazenar o conjunto de dados em tempo de compilação. Esta detecção de intrusão para ataques cibernéticos externas para armazenar o conjunto de dados. Num segundo momento, o protótipo utiliza memórias de controle de rede sem fio", IEE. armazenar dinamicamente os pontos e centróides. Esta Dual RAM possui dois canais de entrada e dois canais de saída, possibilitando o processamento de duas informações no mesmo ciclo de clock. Finalmente, um Map RAM e usado para manter o mapeamento final dos pontos de dados.

Google Scholarz Goo

A cada ciclo de clock, a unidade de controle seleciona o próximo bloco que será ativado, seguindo o fluxo de execução representado na Figura 3 . A inicialização dos dados é realizada por una miciula propertidade per propertidade. Propertidade para detecção de intruendereço disponível na Dual RAM. Este último atribui os valores de pontos inicialização reduza a complexidade e a latência do hardware.

Vol. 5, pp. 21954-21961, 2017.



**Figura 3.** Diagrama de estado de hardware

4. K. O'Brien, LD Tucci, G. Durelli e M. Blott, "Rur à computação em exaescala com arquiteturas

Google Scholar <a>C</a>

Além disso, a arquitetura K-means/K-modes é dividida em dois módulos principais: heterogêneas". Proc. Projeto Autom. Teste Eur atualização de centróide (4). O primeiro calcula a distânciad, no qualn é o número de attributos por 338,403 março de 2017. -ésimos atributos do pontop e centróidec. Este bloco consiste em três componentes, lumpsitatados contexto Ver artigo

fixo, outro para dados de ponto flutuante e outro para dados categóricos.

$$d(\ p\ ,\ c)^2 = \sum_{eu \ =\ 1}^n |p_{ear u}\ c_{ear u}|^2$$
 PDF

5. J. Kim e J. Park, "Detectio de intrusão de redobaseada em FPGA para rede industrial baseac IEC 61850", ICT Exp., vol. 4, não. 1, pp. 1-5, 2

► Mostrar no contexto CrossRef

Google Scholar

Nossa implementação permite a execução paralela de dois atributos quando K-nfeans é la While Quantização de mínimos quadrados atributos para K-modes, reduzindo a ordem de complexidade dos algoritmos para Ó Por la feoria quantidade de atributos executados em paralelo. Eles possuem uma unidade comparallo 1 20 2 37 cm a comparale o de 1982. diferença entre os atributos dos pontos e centróides a um acumulador. Em seguida, obstativado ó armas anado no Mara entre o cálculo da raiz quadrada, conforme mostrado na Equação 1 . Este cálculo adiciona maior complexidade ao hardware e removê-lo não altera o mapeamento

na Equação 1 . Este cálculo adiciona maior complexidade ao hardware e removê-lo não altera o mapeamento final. Com dados categóricos, medições de distância baseadas em números não podem ser usadas. Assim, usamos uma métrica de dissimilaridade de correspondência simples da Equação 2 para encontrar a distância entre tais atributos. A métrica atribui 0 quando os atributos são iguais e 1 quando são diferentes, conforme Equação 3 .

$$d(p, c) = \sum_{eu=0}^{n} \delta(p_{eu}c_{eu})$$
 (2)

Ver fonte

Ver fonte @

onde

$$\delta(p_{eu}c_{e|k}) = \begin{cases} 0, & se_{-}(p_{eu}=c_{e|k}) \\ 1, & se_{-}(p_{ev}\neq c_{e|k}) \end{cases}$$

$$(3)$$

Ver fonte @

65.1

O módulo de atualização centróide possui dois blocos, um para K-means e outro para K-modes. Para calcular a média, o bloco K-means usa arrays para armazenar a soma dos atributos dos pontos atributos acuadesterminado centróide. O bloco K-modes usa oito buffers de 256 posições para armazenar a frequência de cada valor possível de atributos. As frequências são usadas para encontrar o maior elemento de cada buffer e calcular a moda. Após sua execução, este módulo armazena centróides atualizados na região mais baixa da Dual RAM. Esses calculos são realizados até que os centróides não mudem mais ou até que um determinado número de iterações seja alcançado (5). Por fim, o mapeamento final é enviado para o bloco de resultados de saida (6), que mostra os Trans. Sistema de Circuitos II Exp. Resumos, clusters e seus pontos atribuídos. 65, não. 8, pp. 1049-1053, agosto de 2018.

SEÇÃO V.

# Metodologia de Avaliação

2. C. Yin, Y. Zhu, J. Fei e X. He, "Uma abordagen aprendizagem profunda para detecção de intru usando redes neurais recorrentes", IEEE Acce

Mostrar no contexto

Comparamos nossa arquitetura com versões de software paralelo OpenMP (Open MVPL-P5000s.21954-21961, 2017. mesmos tamanhos de entrada e definições de operação. As versões OpenMP foram exelucation de entrada e definições de operação. com 6 threads em um processador Intel Xeon E5-2620 de 6 núcleos e 2,40 GHz. Nossa@optitetsatfolar@lantada em uma placa DE2-115 com Intel Cyclone IV-E FPGA EP4CE115F29C7, descrita em VHDL e sintetizada pelo software Quartus Prime Lite 16.1. OpenMP possui uma boa abstração para programadores e é um caminho fácil 3. A. Bohara, U. Thakore e WH Sanders, "Detecç para uma solução de software focada em memória compartilhada, mas de acordo com nossos resultados na Seção Intrusão em sistemas corporativos combinando VI , há uma melhoria considerável de desempenho e energia com o uso de um FPGA como acelerador. agrupando diversos dados de monitor", *Proc.* §

Ciência do Bootcamp. Segurança (HotSoS) , p O NSL-KDD [21] foi utilizado em nossos experimentos. É um conjunto de dados amplamente utilizado para testes em cenários de detecção de intrusão de rede. Este conjunto de dados é uma atualização da base KDD'99 resolvendo os problemas de redundância do conjunto original. Contém exemplos de 22 tipos de ataques e registros de acesso normal, com um conjunto de 125.973 dados para treinamento e 22.543 dados para teste. Cada registro possui 41 atributos numéricos e categóricos, classificados em recursos básicos, de conteúdo e de tráfego

CrossRef Z

Ver artigo



4. K. O'Brien, LD Tucci, G. Durelli e M. Blott, "Rur

Nossa arquitetura recebe como entrada os dados do conjunto de dados NSL-KDD co**he@gog@ne@as**da@noc. Projeto Autom. Teste Eui configurados. O primeiro contém atributos inteiros: o número de conexões no mesmo de conexões de bytes transferidos da fonte de dados para o destino; e do destino à origem. O segundo grano consiste en to

atributos de ponto flutuante: os percentuais de conexões no mesmo serviço; e esse percentual em diferentes serviços. O terceiro grupo é composto por valores categóricos: o protocolo utilizado; o serviço de rede de destino;

à computação em exaescala com arquiteturas



Conecte-se: e status da conexão. 5. J. Kim e J. Park, "Detecção de intrusão de rede

Para cada grupo, definimos um número máximo de iterações igual a 5; um número de centro de control 2, 4 e 8; e total de pontos entre 2  $^8$  , 2  $^{10}$  e 2  $^{12}$  . Definimos o número de atributos como 4. Assim, selecionamos vol. 4, não. 1, pp. 1-5, 2 os atributos mais significativos dos registros com representação mais robusta, boa van alimentar com contexto o registros com representação mais robusta, boa van alimentar com contexto o respector com representação mais robusta, boa van alimentar com contexto o registros com representação mais robusta, boa van alimentar com contexto o registros com representação mais robusta, boa van alimentar com contexto o registros com representação mais robusta, boa van alimentar com contexto o registros com representação mais robusta, boa van alimentar com contexto o registros com representação mais robusta, boa van alimentar com contexto o registros com representação mais robusta, boa van alimentar com contexto o registros com contexto o registros com contexto o registros contextos de registros de r diferentes de zero [22]. Google Scholar



Para avaliar o desempenho, comparamos os ciclos de clock gastos na execução de K-means-Int. (Inteiro). K means-FP (Ponto Flutuante) e K-modes-Cat (Dados Categóricos). O consumo de energia do FPCA foi avaliado PCM, IEEE Trans. Inf. Teoria , vol. IT-28, não. utilizando o Intel PowerPlay EPE. Para o processador Xeon, utilizamos o framework PAPL [23], A eficiência 1982. energética foi medida usando milhões de operações por segundo (MOPS) por consumo de energia (Watts), ou seja, MOPS/Watt. O número de operações foi calculado através do produto entre número de centróides atributos e iterações.

### SEÇÃO VI.

## Resultados

A Tabela II mostra a ocupação do FPGA, considerando o número total de registradores, multiplicadores, elementos lógicos e bits de memória do hardware sintetizado. O grande número de operações necessárias para executar os K-means (Int/FP) e K-modes (Cat) no FPGA escolhido explica os altos números de ocupação nos elementos lógicos.

TABELA II Ocupação de FPGA

Elements	Available	Used	Used (%) Referências
Multipliers	532	65	12%
Registers	114480	31864	AW A Cabbagh Y. Li e T. Chen, "Um sistema detecção de intrusão para ataques cibernético
Logics	114480	106824	emusicimas de controle de rede sem fio", IEE
Memory bits	3981312	2270602	Trans Sistema de Circuitos II Exp. Resumos , 65, não. 8, pp. 1049-1053, agosto de 2018.
			► Mostrar no contexto Ver artigo

As colunas K-means da Tabela III apresentam os ciclos de execução da arquiretura proposta no FPGA em comparação com a implementação de software paralela no processador Xeon. O resultario, processador Xeon. O resultario, processador Xeon. O resultario, processador Xeon. O resultario, processador Xeon. O resultario profitica de x. He, "Uma abordagen FPGA tem desempenho melhor que o Xeon para aplicação K-means, realizando operações nova detecção de intruciclos, com redução entre 72% e 91% para dados inteiros (Int) e entre 62% e 85% para addos fedicas de detector rentes", IEEE Acce ponto (FP). As duas últimas colunas da Tabela III mostram que o FPGA para modos Vol. (Bados de clock gastos em cada Mostrar ro contexto Mostrar ro contexto abordagem desta avaliação mostrou que aumentar o tamanho da entrada não reduz o desempenho da abordagem FPGA, mantendo em média uma diferença proporcional em relação ao código OpenMP.

TABELA III Número de Ciclos (Milhões) por Número de Pontos (Pts) e Centroides (Ctr)


intrusão em sistemas corporativos combinando

			K-m	eans		agrupando diversos dados de monitor", Proc. 5
Ctr	Pts	FPGA	Xeon	FPGA	Xeon	FPGA 2006 (HotSoS) , p
		Int	Int	FP	FP	Cat Xeon Cat
	28	3.546	39.904	5.567	38.031	0.046 36.711 CrossRef
2	$2^{10}$	2.884	35.755	6.724	43.754	Gobgle ScholdriZ 0.056 39.676
	$2^{12}$	7.417	43.672	9.079	45.355	0.057 38.990
	28	5.011	22.774	6.685	23.600	4. K. O Brien, LD Tucci, G. Durelli e M. Blott, "Rur 37.640 m exaescala com arquiteturas
4	$2^{10}$	3.158	34.730	8.679	39.706	0.05c 38.293 Proc. Projeto Autom. Teste Eur
	$2^{12}$	11.537	40.519	15.917	44.422	0.053ATA) 445.3398-403, março de 2017.
	$2^{8}$	5.217	35.914	7.274	41.448	0.047 <sub>Mostral no contexto</sub> Ver artigo
8	$2^{10}$	9.055	43.926	14.851	39.212	0.057Googfe Scholarz
	$2^{12}$	12.791	50.693	16.201	54.901	0.058 38.438

 J. Kim e J. Park, "Detecção de intrusão de rede baseada em FPGA para rede industrial baseac

O consumo de energia, em milijoules, foi avaliado, utilizando o FPGA em 50MHz. de FPGA em consome entre vol. 4, não. 1, pp. 1-5, 2 78% e 94% menos energia que o Xeon-Int, e o FPGA-FP consome entre 72% e 88% monostrategos consome activos comparado ao Xeon-FP, conforme mostrado na Tabela IV. A mesma valadação foi realizadades consome até 99% menos energia que o Xeon. Isso se deve a dois fatores: a diferença na frequência de operação e o número de ciclos gastos por cada plataforma. Dessa forma, vale dembrar que a versão do software utiliza unidades computacionais mais complexas e com frequência superior ao FPGA. Unitre eles, os sistemas mais robustos de memória, suporte multicore e multithread aumentam o consume de energia pp. 129-137, março de 1982.

TABELA IV Energia Consumida (mJ) por Número de Pontos (Pts) e Centróides (Ctr)



A eficiência energética da arquitetura proposta é apresentada na Tabela V em número de milhões de operações por segundo (MOPS) por Watt. Uma quantidade maior de MOPS/Watt é obtida à medida que a carga de trabalho aumenta. Avaliamos nosso modelo de hardware baseado em FPGA, que apresentou um consumo médio total de

itetura reconfigurável de K-Means/K-Modes baseada em FPG	A para detecção de intrusão de rede   Peri
energia de 1,50 Watts, enquanto a potência de design térmico (TDP) do Xeor Para o pequeno conjunto de dados, o K-means baseado em FPGA executa at flutuante), mais operações por Watt do que o processador Xeon. Com um co chega a até $8 \times e 7 \times$ . Os resultados para modos K (dados categóricos) most	<sup>6</sup> <sup>1</sup> <b>Referencias</b> njunto de dados maior esse ganho
chega a até $8 \times e 7 \times$ . Os resultados para modos K (dados categóricos) most MOPS/Watt que o Xeon graças à paralelização das operações durante o cálci Finalmente, dados categóricos podem dar à clusterização baseada em FPGA Nossos resultados mostram que K-modes-Cat é de até $220 \times$ , $225 \times e 185 \times e 1$	melhor que K-means-Int, que e Trans. Sistema de Circuitos II Exp. Resumos , tivamente. 65, não. 8, pp. 1049-1053, agosto de 2018.
TABELA V MOPS/Watt por número de pontos (Pts) e centróides (Ctr)	Mostrar no contexto Ver artigo Google Scholar <b>∠</b>
Tabela V- MOPS/Watt por Número de Pontos (Pts) e Centróides (	
	<ol> <li>C. Yin, Y. Zhu, J. Fei e X. He, "Uma abordagen aprendizagem profunda para detecção de intru usando redes neurais recorrentes", <i>IEEE Acce</i> vol. 5, pp. 21954-21961, 2017.</li> <li>Mostrar no contexto Ver artigo</li> </ol>
	Google Scholar <b>⊡</b>
	3. A. Bohara, U. Thakore e WH Sanders, "Detecç intrusão em sistemas corporativos combinando agrupando diversos dados de monitor", <i>Proc. S Ciência do Bootcamp. Segurança (HotSoS)</i> , p
	16, 2016.  ▶ Mostrar no contexto CrossRef
	Google Scholar
SEÇÃO VII. Conclusão	<ul> <li>4. K. O'Brien, LD Tucci, G. Durelli e M. Blott, "Rur à computação em exaescala com arquiteturas heterogêneas", <i>Proc. Projeto Autom. Teste Eur (DATA)</i>, pp. 398-403, março de 2017.</li> <li>Mostrar no contexto Ver artigo Google Scholar</li> </ul>
Apresentamos o projeto de uma arquitetura para algoritmos de agrupamento dispositivo FPGA. Suporta dados de entrada de 64 bits, sendo 32 bits para at categóricos de 8 bits, permitindo alterar seus principais parâmetros de entrad Descrevemos uma avaliação do desempenho, consumo de energia e ficiênci quando comparado com um processador Intel Xeon. Nossas propostas basea melhores que as versões baseadas em OpenMP com um aumento dé MOPS/994× para modos K. Os resultados mostraram que nosso hardware apresento 91%) e menor consumo de energia (até 99%) do que as abordagens compara aumentos a eficiência exigida pelos sistemas da detecção de intrusão. Para tra	ribūtos hukimes e Parkut Betecção de intrusão de redi a em tempseuda em EPGA para rede industrial baseac a energetica 61850s o Gardenne, vol. 4, não. 1, pp. 1-5, 2 das em PPMAspravmamountexto CrossRefiz 65-6 Watt de at Cibogle Scholar 22 as e ou menor número de ciclos (até das Assim, possa arquitetura pode a mínimo quadrados
aumentar a eficiência exigida pelos sistemas de detecção de intrusão. Para tradispositivos FPGA mais robustos (ex. Intel Arria 10); use memórias externas um modelo híbrido no FPGA capaz de classificar dados em tempo real.	em vez de ROM; e implementar pp. 129-137, março de 1982.
Autores	<b>~</b>
Figuras	<b>~</b>
Referências	<b>v</b>
Citações	<b>~</b>

#### Mais como isso

iFLEX: um coprocessador de hardware baseado em FPGA (Field Programmable Gate Array) de código aberto e de alta densidade para pesquisa de similaridade vetorial

Acesso IEEE

Palavras-chave

Métricas

Publicado: 2019 Referências Análise de um novo projeto de controlador de tabela de consulta não volátil (NV LUT) com memórias de acesso aleatório resistivas (RRAM) para matrizes de portas programáveis em campo (FPGA) 1. AW Al-Dabbagh, Y. Li e T. Chen, "Um sistema Simpósio Regional IEEE 2019 sobre Micro e Nanoeletrônica (RSM) detecção de intrusão para ataques cibernético Publicado: 2019 em sistemas de controle de rede sem fio", IEE Trans. Sistema de Circuitos II Exp. Resumos, 65, não. 8, pp. 1049-1053, agos Moatro mais Mostrar no contexto Ver artigo Conta Pessoal IEEE Informação do Perfil Precizio de AjindY?Zhu, J. Fei e X.Stegutuma abordagen Detalhes da compra aprendizagem profunda para detecção de intru EUA E CANARÁ reusonativais recorrentes, IEEE Acce ALTERAR NOME DE OPÇÕES DE PREFERÊNCIAS DE USUÁRIO/SENHA **PAGAMENTO** COMUNICAÇÃO 4333 vol. 5, pp. 21954-21961, 2017. Ver artigo **VER DOCUMENTOS** PROFISSÃO E EDUCAÇÃO EM TODO MONTHADIO EQINTEXTO **ADQUIRIDOS** 732 981 00@oogle Scholar INTERESSES TÉCNICOS CONTATO E SUPORTE 3. A. Bohara, U. Thakore e WH Sanders, "Detecç intrusão em sistemas corporativos combinando agrupando diversos dados de monitor", Proc. 5 Sobre o IEEE Xplore | Contate-nos | Ajuda | Acessibilidade | Termos de Uso | Política de Não Discriminação Giência do Section do Section de Sec 16. 2016. site | Política de privacidade do IEEE Uma organização sem fins lucrativos, o IEEE é a maior organização profissional técnica do mundo dedicadæ Mostraronocontextogia CrossRefi⊠ 95.F benefício da humanidade. © Copyright 2024 IEEE - Todos os direitos reservados. 4. K. O'Brien, LD Tucci, G. Durelli e M. Blott, "Rur à computação em exaescala com arquiteturas heterogêneas", Proc. Projeto Autom. Teste Eur Conta IEEE (DATA), pp. 398-403, março de 2017. Mostrar no contexto Ver artigo » Alterar nome de usuário/senha » Atualizar endereço Detalhes da compra 5. J. Kim e J. Park, "Detecção de intrusão de red » Opções de pagamento baseada em FPGA para rede industrial baseac IEC 61850", ICT Exp., vol. 4, não. 1, pp. 1-5, 2 » Histórico de pedidos **PDF** ▶ Mostrar no contexto CrossReft. 95.1 » Ver documentos adquiridos Ajuda Informação do Perfil » Preferências de comunicação 6. S. Lloyd, "Quantização de mínimos quadrados » Profissão e Educação PCM", IEEE Trans. Inf. Teoria, vol. IT-28, não. » Interesses Técnicos pp. 129-137, março de 1982. Preciso de ajuda? » EUA e Canadá: +1 800 678 4333 » Em todo o mundo: +1 732 981 0060

Sobre IEEE Xplore | Contate-nos | Ajuda | Acessibilidade | Termos de uso | Política de Não Discriminação | Mapa do site | Privacidade e desativação de cookies

Uma organização sem fins lucrativos, o IEEE é a maior organização profissional técnica do mundo dedicada ao avanço da tecnologia para o benefício da humanidade © Copyright 2024 IEEE – Todos os direitos reservados. O uso deste site significa sua concordância com os termos e condições.

» Contato e suporte