Kurs 1744 PC-Technologie Klausur SS 2006 Lösungshinweise

Aufgabe 1 (22 Punkte)

a) Zeichnen Sie den Aufbau einer Hauptplatine mit Hub-Technik. Beschriften Sie die dargestellten Komponenten mit den im Kurs verwendeten Bezeichnungen. (7 Punkte)

b) Erläutern Sie, wie bei einem derart strukturierten Mainboard eine Schnittstelle zum ISA-Bus hergestellt werden kann. (3 Punkte)

c) Welchen Vorteil hat die Hub-Architektur gegenüber konventionalen Mainboards? (5 Punkte)

d) Ergänzen Sie den folgenden Text:

Bei der Hyper-Transport-Technologie handelt es sich um eine ______-Verbindung, die über _______ Pfade eine Vielzahl von Halbleiterbausteinen im ________

Betrieb miteinander koppelt. Die Verbindungspfade sind als _______ Busse ausgelegt, deren Breite bis zu _______ bit betragen kann. In Hyper-Transport-Systemen sind Taktfrequenzen von bis zu _______ MHz möglich, wobei eine ______-Übertragung eingesetzt wird. Die

Übertragung der Informationen geschieht in Form von kurzen Paketen mit einer Länge von maximal ______ Bytes. Dabei werden _____ und _____ und ____ unterschieden, die

Lösungshinweise

a) s. Abbildung 1.6 in Kurseinheit 1, S. 8

jeweils Befehle, Adressen und Daten enthalten können. (7 Punkte)

- b) Mit Hilfe einer spezielle Komponenten am PCI-Bus, der PCI/ISA-Brücke, kann bei Hauptplatinen mit Hub-Technik eine Schnittstelle zum ISA-Bus hergestellt werden.
- c) Der große Vorteil der Hub-Architektur ist, daß eine gegenseitige Entlastung der verschiedenen Bustypen stattfindet: Durch das Hub-Interface werden alle Datenübertragungen zwischen dem Prozessor, dem Hauptspeicher und den in der South Bridge integrierten Komponenten vom PCI-Bus ferngehalten; andererseits werden diese Übertragungen nicht durch die Kommunikation zwischen verschiedenen PCI-Bus-Komponenten gestört.
- d) Bei der Hyper-Transport-Technologie handelt es sich um eine **Punkt-zu-Punkt**-Verbindung, die über **zwei getrennte unidirektionale** Pfade eine Vielzahl von Halbleiterbausteinen im **Vollduplex**-Betrieb miteinander koppelt. Die Verbindungspfade sind als **parallele** Busse ausgelegt, deren Breite bis zu **32** bit betragen kann. In Hyper-Transport-Systemen sind Taktfrequenzen von bis zu **800** MHz möglich, wobei eine **Zweiflanken**-Übertragung eingesetzt wird. Die Übertragung der Informationen geschieht in Form von kurzen Paketen mit einer Länge von maximal **64** Bytes. Dabei werden **Anforderungs-**, **Antwort-** und **Rundspruchpakete** unterschieden, die jeweils Befehle, Adressen und Daten enthalten können.

Aufgabe 2 (13 Punkte)

Geben Sie für die folgenden Aussagen an, ob sie richtig oder falsch sind.

- a) Die durch die MMU realisierte Speicherabbildungsfunktion ist eine Abbildung vom virtuellen in der logischen Adreßraum. (wahr / falsch) (1 Punkt)
- b) Die bei den Seitenwechselverfahren häufig vorkommende interne Fragmentierung kann vom Betriebssystem durch eine regelmäßig durchgeführte Speicherverdichtung behoben werden.
- c) FIFO, LIFO, LRU und LFU werden häufig von Seitenwechselverfahren als Verdrängungsstrategien eingesetzt. (wahr / falsch) (1 Punkt)

Ergänzen Sie in den Teilaufgaben d), e) und f) jeweils die folgenden Sätze:

d) Der Cach	e wird zwischen CPU und MMU ge	elegt. In ihm werden die _			
Bits der Ad	resse als Tags abgelegt. Der	Cache wird zwisc	hen MMU		
und Speicher eingesetzt.	In ihm werden die Bit	ts der durch die MMU b	erechneten		
Adresse gesp	eichert. (4 Punkte)				
e) Jedes Segment kann du ben werden. (2 Punkte)	ırch die drei Attribute,	und	_beschrie-		
f) Zur Bestimmung phys	ikalischer Speicheradressen wird bei	i der Seitenorientierten S _I	peicherver-		
waltung ein,	ung ein, Tabellenverfahren angewendet. Zur Adreßberechnung we				
den dabei das	_, die und die	benötigt. (4 Punkte)			

- a) Falsch. Die von der MMU realisierte Speicherabbildungsfunktion bildet vom virtuellen in den physischen Adreßraum ab.
- b) Falsch. Durch eine regelmäßige Speicherverdichtung kann die externe Fragmentierung bei Segmentierungsverfahren behoben werden.
- c) Richtig.
- d) Der virtuelle Cache wird zwischen CPU und MMU gelegt. In ihm werden die höchstwertigen Bits der logischen Adresse als Tags abgelegt. Der physikalische Cache wird zwischen MMU und Speicher eingesetzt. In ihm werden die höchstwertigen Bits der durch die MMU berechneten physikalischen Adresse gespeichert.
- e) Jedes Segment kann durch die drei Attribute **Segment-Basisadresse**, **Segmentgröße** und **Zugriffsrechte** beschrieben werden.
- f) Zur Bestimmung physikalischer Speicheradressen wird bei der Seitenorientierten Speicherverwaltung ein **zweistufiges**, **hierarchisches** Tabellenverfahren angewendet. Zur Adreßberechnung werden dabei das **Seitentabellen-Verzeichnis**, die **Seitentabellen** und die **Seiten** selbst benötigt.

Aufgabe 3 (10 Punkte)

- a) In welche Bereiche wird eine bootfähige Diskette bei der logischen Formatierung durch das DOS-Betriebssystem eingeteilt? (2 Punkte)
- b) Auf einer Festplatte möchte man oft mehr als nur ein Betriebssystem ablegen (z.B. Windows und Linux). Welche zusätzliche Information benötigt man dazu und wo wird diese Information auf einer Festplatte gespeichert? (3 Punkte)
- c) Eine 40 GByte Festplatte wurde in Cluster mit je 8 Sektoren zu 512 Byte formatiert. Wieviele Einträge werden für die FAT benötigt? Ist eine 16-Bit-FAT ausreichend? (3 Punkte)
- d) Wie hoch ist der Speicherbedarf für die 32-Bit-FAT und die Sicherungskopie? (2 Punkte)

- a) Urladerbereich, Dateizuordnungstabelle (FAT), Stamm- oder Dateiverzeichnis (Directory), Datenbereich
- b) Zur logischen Aufteilung einer physikalischen Festplatte wird eine Partitionstabelle benötigt, die im sogenannten Master Boot Record (MBR) gespeichert wird. Der MBR ist stets im ersten Sektor der äußersten Spur abgelegt und wird beim Booten des PCs als erstes eingelesen. Die Partitionstabelle umfasst vier Einträge, die jeweils 16 Byte groß sind und Informationen über Startbzw. Endesektor sowie weitere Eigenschaften der Partition enthalten. Man unterscheidet primäre und erweiterte Partitionen. Mit den erweiterten Partitionen können logische Laufwerke angelegt werden, so dass mit einer (physikalischen) Festplatte auch mehr als vier logische Laufwerke bereitgestellt werden können.
- c) Es sind $40 \cdot 10^9$ Byte/ $(8 \cdot 512$ Byte) = $9,7656 \cdot 10^6$ (also rund 10 Millionen) Einträge erforderlich. Eine 16-Bit-FAT ist nicht ausreichend, da damit nur 65536 Einträge verwaltet werden können. Mit einer 32-Bit-FAT können dagegen $2^{32-4} = 2^{28} = 2,684 \cdot 10^8$ (268 Millionen) Einträge verwaltet werden. Dies ist für die angegebene Formatierung ausreichend.
- d) Bei der 32-Bit-FAT stehen maximal 2^{28} Cluster zur Verfügung. In unserem Fall werden jedoch nur $9,7656\cdot10^6$ Einträge mit jeweils 4 Byte benötigt. Die eigentliche FAT wird folglich $4\cdot 9,7656\cdot 10^6$ Byte = 39,0624 MBytes belegen. Mit der zusätzlichen Sicherungskopie ergibt sich ein Gesamtbedarf von 78,1248 MBytes.

Aufgabe 4 (4 Punkte)

Gegeben sei ein Grafikspeicher, der bei einer Auflösung von 1000×500 Pixeln und RGB-Farben mit je 8 Bit Farbtiefe mindestens 2 Bilder speichern soll. Geben Sie die Größe des Grafikspeichers in Byte an.

Lösungshinweise

Jeder Pixel benötigt $3 \cdot 8$ Bit = 24 Bit oder 3 Byte Farbinformation. Also muss der Grafikspeicher eine Größe von 3 Byte $\cdot 1000 \cdot 500 \cdot 2 = 3.000.000$ Byte haben.

Aufgabe 5 (7 Punkte)

Gegeben sei ein Musikstück von 3 Sekunden Länge. Beim Sampling dieses Musikstücks werden 2 Kanäle mit jeweiligen Sampling-Raten von 10 kHz und Auflösungen von 16 Bit benutzt. Anschließend wird die entstandene Datei komprimiert. In der ersten und dritten Sekunde werden jeweils Kompressionsfaktoren von 4 auf Grund der geringen Dynamik erreicht, in der zweiten Sekunde nur ein Kompressionsfaktor von 2. Wie groß sind die unkomprimierte und die komprimierte Datei?

Lösungshinweise

Pro Sample werden auf jedem Kanal 16 Bit erzeugt, also insgesamt 4 Byte. Dies ergibt bei der gegebenen Sampling-Rate 40.000 Byte pro Sekunde. Die unkomprimierte Datei ist damit 120.000 Byte groß, die komprimierte Datei $(0, 25 + 0, 5 + 0, 25) \cdot 40.000 = 40.000$ Byte.

Aufgabe 6 (8 Punkte)

Bevor ein analoger Joystick an einem Rechner genutzt werden kann, muss er im allgemeinen einen Kalibrierungsprozess durchlaufen, durch den der Joystick und das Computersystem aufeinander abgestimmt werden.

- a) Weshalb ist eine solche Kalibrierung erforderlich? (3 Punkte)
- b) Beschreiben Sie detailliert, was während der Kalibrierungsphase auf der technischen Ebene geschieht. (5 Punkte)

- a) Während der Kalibrierungsphase muß festgestellt werden, in welchen Widerstandsbereichen die Potentiometer des Joysticks arbeiten. Obwohl sich die meisten Joysticks hinsichtlich dieser Kenngrößen ähneln, gibt es dennoch einige Abweichungen, die sich einerseits durch mechanische Besonderheiten des Joystick-Modells, andererseits durch die Toleranzen der im Joystick verwendeten Potentiometer ergeben.
- b) Während der Kalibrierung muß der Anwender den Steuerhebel in sämtliche Extrempositionen bewegen. Dadurch kann das Betriebssystem die durch die Arbeitsbereiche der Potentiometer bestimmten minimalen und maximalen Zeitfunktionen ermitteln. Für jede Achse wird der Quotient aus der Länge der zwischen den Extremwerten liegenden Zeit und der Anzahl der für diese Achse unterschiedenen Meßwerte berechnet. Auf der Basis dieser Quotienten kann dann jeder später gemessenen Zeit ein eindeutiger Wert für die Hebelstellung zugeordnet werden.

Aufgabe 7 (13 Punkte)

- a) Bestimmen Sie zu den folgenden IP-Adressen und Subnet-Masken die Netzwerk- sowie die Broadcast-Adresse. (3 Punkte)
 - i) 19.74.12.254 / 255.255.248.0
 - ii) 10.73.99.189 / 255.224.0.0
 - iii) 33.44.53.234 / 255.255.255.0
- b) Welche der nachfolgenden Adress-/Masken-Kombinationen können einem netzwerkfähigen Drucker als gültige Netzwerkadresse zugewiesen werden? Begründen Sie Ihre Antwort bei den ungültigen Alternativen. (10 Punkte)
- i) 188.235.233.88 / 255.255.252
 ii) 198.0.154.37 / 255.255.255.0
 iii) 136.76.63.61 / 255.224.0.0
 iv) 13.85.46.66 / 255.193.0.0
 v) 1.2.3.4 / 255.0.0.0

Lösungshinweise

a)

	Netzwerk-	Broadcast-Adresse
zu i)	19.74.8.0	19.74.15.255
zu ii)	10.64.0.0	10.127.255.255
zu iii)	33.44.53.0	33.44.53.255

b)

- zu i) Nicht gültig, weil es sich um eine Netzwerk-Adresse handelt.
- zu ii) Diese Alternative ist gültig.
- zu iii) Nicht gültig, da die Subnet-Maske kürzer als die Netzwerkmaske der Klasse-B-Adresse ist.
- zu iv) Nicht gültig, aufgrund des unzusammenhängenden Netzwerkanteils der Maske.
- zu v) Diese Alternative ist gültig.

Aufgabe 8 (14 Punkte)

- a) Was versteht man unter *Mikrosegmentierung*, welchen Vorteil haben dedizierte Segmente? (4 Punkte)
- b) Welche zentralen Eigenschaften haben statisches und dynamisches Routing? (4 Punkte)
- c) Erläutern Sie die Funktionsweise eines Application Gateway. (4 Punkte)
- d) Anhand welcher Kriterien filtern Access Control-Listen den Datenverkehr? (2 Punkte)

Lösungshinweise

a) Die Entwicklung, durch verstärkten Einsatz von Switches die Anzahl der Komponenten pro Segment so weit wie möglich zu reduzieren, bezeichnet man als *Mikrosegmentierung*. Im Extremfall, bei *dedizierten Segmenten*, ist nur ein einziges Endgerät an ein Segment angeschlossen. In diesem Fall kann das Segment im *Vollduplex-Modus* betrieben werden, bei dem das Endgerät gleichzeitig Daten senden und empfangen kann.

b)

	statisches Routing	dynamisches Routing
Administrationsaufwand	hoch	gering
Adaptive Routenwahl	Nein	Ja
Kommunikations-Overhead	nicht vorhanden	gering
Einbindung von Gateways	möglich	nicht möglich

- c) **Application Gateways** arbeiten auf der Anwendungsschicht des OSI-Modells und stellen einen Kommunikationsweg für den Datenverkehr zwischen Anwendungen mit unterschiedlichen Datenformaten zur Verfügung. Die eingelesenen Daten werden in das vom Empfänger erwartete Format überführt und an diesen weitergeleitet. Application Gateways werden üblicherweise durch eine Software realisiert, die alternativ bei Sender oder Empfänger der Nachricht installiert ist.
- d) Eine *Access Control List* (**ACL**) filtert die Datenpakete anhand ihrer Sender- und Empfängeradresse sowie der verwendeten Portnummer.

Aufgabe 9 (9 Punkte)

- a) Welches gemeinsame Ziel wurde bei der Entwicklung der Technologien SpeedStep von Intel und PowerNow! von AMD verfolgt? (3 Punkte)
- b) Beschreiben Sie die SpeedStep-Technologie von Intel. (3 Punkte)
- c) Beschreiben Sie die PowerNow!-Technologie von AMD. (3 Punkte)

- a) Sowohl die SpeedStep-Technologie von Intel als auch die PowerNow!- Technologie von AMD unterscheiden zwischen zwei Betriebsmodi: Batterie- und Netzbetrieb. Beide Technologien versuchen den Stromverbrauch im Batteriebetrieb durch die Verwendung unterschiedlicher Ansätze zu reduzieren.
- b) Bei der SpeedStep-Technologie wird ein geringerer Stromverbrauch dadurch erreicht, dass im Batteriebetrieb die Prozessor-Frequenz und die Kernspannung reduziert werden (Batterie-optimierter Modus). Im Netzbetrieb erreicht der Prozessor durch eine höhere Frequenz und eine höhere Kernspannung annähernd die gleiche Performance wie seine Gegenstücke aus dem Bereich der Desktop-PC (Modus maximaler Performance). Die Umschaltung der Modi erfolgt automatisch, kann allerdings auch manuell geändert werden.
- c) Auch der Ansatz von AMD passt die Frequenz und die Kernspannung des Prozessors dynamisch an. Allerdings richtet sich die Anpassung nicht ausschließlich wie bei Intel nach der Unterscheidung zwischen Netz- und Batteriebetrieb, sondern darüber hinaus nach der Art der Anwendungen, die im Batteriebetrieb auf dem Rechner ausgeführt werden. Dabei wird der Bereich zwischen niedrigster und höchster Frequenz/Kernspannung in 32 Stufen unterteilt. Eine manuelle Einstellung von Frequenz oder Kernspannung ist jedoch nicht möglich.