

viernes, 18 de marzo de 2022 11:20

## **Fundamentos de Computadores**

TALLER 3 - REPERT Tres formatos diferentes (de 32 bits):

■ Tipo R: instrucciones aritmético/lógicas y otras El objetivo del taller es realizar los ejer "Tipo I: Instrucciones de transferencia de datos, saltos. condicionales e instrucciones con operandos inmediatos. Tipo I: Instrucciones de salto incondicional.

de prácticas. El taller se realizará en g

El grupo será evaluado en función del Tipo R

grupo, así como de la presentación de cada apartado, el grupo (o el profes presentará los resultados y responderá Todos los miembros del grupo deben sa

Enunciado del taller

Se ha modificado el repertorio de instrucciones del MIPS de 32 bits de acuerdo con las siguientes características:

- Hay 128 operaciones de 32 bits que permiten hasta 4 operandos (uno destino y tres fuente).
- · Se dispone de un sistema de 64 registros de 32 bits.
- Se utilizan los modos de direccionamiento del MIPS vistos en clase.

Dado el siguiente fragmento de código:

addi \$4, \$5, 4 -> & almacara in \$4 la sina de \$5+4 Iw \$4, 4(\$7) -> Corga in \$4 & solotto obroan beq \$4, \$3, salto -> Corrpra vy solta à an lymbr

 $j~2500 \rightarrow \text{Nodefice distant diff.}$  pass gastes to undercoinner ex 2500

- 1. Indicar qué hace cada una de las instrucciones del código. Explicar el formato de cada una (campos, número de bits por campo, significado de cada campo). Escribir para cada instrucción el código máquina correspondiente.
- 2. Calcular las direcciones de memoria menor y mayor a las que se puede referenciar para las instrucciones lw, beq y j de dicho código. Especificar los resultados en hexadecimal. La dirección de la instrucción addi es 0x10a0c304. → Ej. 7/T.3 es parcido.


\* a registro \* Relation of FC

NOTA: No se puede usar calculadora para la realización y exposición del ejercicio


2 addi -> 0x10a0204 add3 0x10a0c308 lu 0x10A0C3C

0001 0000 1010 0000 1100 0011 0000 0100

\* Pavdodirato









000010 00000000000000010010110000 add3 \$s0,\$s1, \$s2, \$s3

Register \$s0 gets the sum of \$s1, \$s2 and \$s3.

5 hits [25-21]

rs

\$1

[31-26]

OP

add3

The instruction encoding uses a modified R-format, with an additional register

П5-111

rd

\$50

Not used

5 bits [4-0]

rx

\$53

specifier rx added replacing the five low bits of the "funct" field.

120-161

rt

\$52

PC anterior = 0100 1101 0000 0011 1010 1100 0101 1000 PC nuevo = 0100 0000 0000 0001 0010 1100 00 00