

## Arquitectura de Computadoras 2020

### Práctico N° 1: Diseño de un procesador de un ciclo

En el presente práctico se desarrollarán algunos módulos del procesador ARM de un ciclo presentado por Patterson y Hennessy en el libro “Computer organization and design - ARM Edition”, cuyo diagrama de bloques Top-level se muestra en la Fig. 1. Para esto, se pide crear un proyecto en Quartus, llamado **SingleCycleProcessor**, donde se guardarán todos los archivos correspondientes a la resolución de los ejercicios.




Fig.1. Top level entity: processor\_arm

Como se muestra en la Fig. 2, el módulo *datapath* se divide en cinco módulos, los cuales corresponden a las cinco etapas previstas para una futura implementación de pipeline: *fetch*, *decode*, *execute*, *memory* y *writeback*.




Fig.2. Module: datapath

Con fines de claridad y para unificar el nombre de las señales de todos los trabajos, la Fig. 3 muestra en detalle la implementación del módulo **controller**.




Fig.3. Module: controller

Instrucciones implementadas en el procesador:

| Instruction | ALUOp | Instruction operation      | Opcode field | Desired ALU action | ALU control input |
|-------------|-------|----------------------------|--------------|--------------------|-------------------|
| LDUR        | 00    | load register              | XXXXXXXXXX   | add                | 0010              |
| STUR        | 00    | store register             | XXXXXXXXXX   | add                | 0010              |
| CBZ         | 01    | compare and branch on zero | XXXXXXXXXX   | pass input b       | 0111              |
| R-type      | 10    | ADD                        | 10001011000  | add                | 0010              |
| R-type      | 10    | SUB                        | 11001011000  | subtract           | 0110              |
| R-type      | 10    | AND                        | 10001010000  | AND                | 0000              |
| R-type      | 10    | ORR                        | 10101010000  | OR                 | 0001              |

**IMPORTANTE:** Para todos los ejercicios se debe:

- Respetar los nombres de los módulos, y puertos de entradas y salidas de forma LITERAL (respetando mayúsculas y minúsculas).
- Los archivos de SystemVerilog (.sv) deben tener el mismo nombre que el módulo.
- Las señales de entrada y salida deben ser del tipo *logic* y se deben declarar en el orden en que están listadas.
- En todos los ejercicios el diseño comprende el desarrollo del módulo y la validación de su correcto funcionamiento mediante el uso de test bench.

### Ejercicio 1: flopr

a) Implementar un Flip-Flop D con reset asíncrono, activo por alto, según el diagrama dado. Este módulo es utilizado para implementar el registro *Program Counter* (PC), determinando el comienzo de cada ciclo de instrucción. Utilizar código genérico para ampliar el diseño a registros de N bits (default N=64).

**Nombre del módulo:** flopr

**Puertos de entrada**


clk: 1 bit

reset: 1 bit

d: N bits (default: N=64)

**Puertos de salida**

q: N bits (default: N=64)



b) Realizar un test bench que:

- Instancie el módulo flopr con N=64.
- Genere una señal de reloj en el puerto clk del módulo, cuya frecuencia sea 100MHz (periodo de 10 ns).
- Por el puerto de entrada d ingrese 10 números distintos, de 64 bits c/u, en cada flanco descendente de clk y mantenga dicho valor a la entrada por 10 ns.
- Genere una señal de reset que permanezca en '1' durante el ingreso de los primeros 5 números y luego tome el valor '0' hasta finalizar la simulación.
- Verifique que durante los primeros 5 ciclos de clock la salida sea cero y en los 5 siguientes, que después del flanco ascendente de clock se obtenga a la salida el valor ingresado.
- Finalmente, repetir el procedimiento anterior, pero instanciando el módulo flopr con N=32.

### Ejercicio 2: signext

a) Diseñar el módulo de extensión de signo, que toma los 32 bits de instrucción (a), analiza el opcode y determina si la instrucción posee un valor inmediato. En caso afirmativo, toma los bits correspondientes a dicho inmediato y los convierte en un vector de 64 bits (y) signado o no, según corresponda al tipo de instrucción.

En el módulo diseñado se debe analizar el *Opcode* (11 bits más significativos) de las instrucciones implementadas en el procesador que poseen valores inmediatos (ver tabla a continuación), identificar cuáles son los bits correspondientes al campo de inmediato (ver Green card de LEGv8) y conectarlos a la salida del módulo, extendiendo el bit de signo hasta completar los 64 bits.

Para valores de entrada correspondientes a instrucciones sin valor inmediato, la salida del módulo signext debe ser y = "0".

| Instruction | Instruction Operation      | Opcode field  |
|-------------|----------------------------|---------------|
| LDUR        | Load Register              | 111_1100_0010 |
| STUR        | Store Register             | 111_1100_0000 |
| CBZ         | Compare and branch if zero | 101_1010_0??? |

\* Considerar los "?" como condiciones sin cuidado.

**Nombre del Módulo:** signext

**Puertos de entrada**

a: 32 bits

**Puertos de salida**

y: 64 bits



b) Realizar un testbench que:

- Ingrese por el puerto **a** todos los tipos de instrucciones detalladas en la tabla, con immediatos positivos y negativos, y verifique que la salida sea la correcta.
- Ingrese instrucciones que no estén en la tabla y verifique que la salida sea 0.

### Ejercicio 3: alu

a) Diseñar la Unidad Aritmética Lógica (ALU) según el diagrama, que realice las operaciones descritas en la tabla. Recordar que la señal de salida **zero** toma valor '1' cuando **result** es igual a "0".

**Nombre del Módulo:** alu

**Puertos de entrada**

a: 64 bits


b: 64 bits

ALUControl: 4 bits

**Puertos de salida**

result: 64 bits

zero: 1 bit



| ALU control lines | result       |
|-------------------|--------------|
| 0000              | a AND b      |
| 0001              | a OR b       |
| 0010              | add (a+b)    |
| 0110              | sub (a-b)    |
| 0111              | pass input b |
| 1100              | a NOR b      |

b) Realizar un testbench que:

- Compruebe el funcionamiento de todas las operaciones para la totalidad de los siguientes casos: entre dos números positivos, entre dos números negativos y siendo uno positivo y uno negativo.
- Forzar una entrada que genere un overflow y analizar su comportamiento.
- Verifique que la bandera de **zero** tome valor '1', sólo cuando el resultado de cualquier operación sea igual a cero.

### Ejercicio 4: imem

a) Diseñar una memoria ROM que direcciona 64 palabras de N bits (default N=32). Inicializar la ROM para que contenga las instrucciones del programa dado.

**Nombre del Módulo:** imem

**Puertos de entrada**

addr: 6 bits

**Puertos de salida**

q: N bits (default: N=32)



Inicializar la memoria con los valores correspondientes a las instrucciones dadas:

{32'hf8000000, 32'hf8008001,  
32'hf8010002, 32'hf8018003,  
32'hf8020004, 32'hf8028005,  
32'hf8030006, 32'hf8400007,  
32'hf8408008, 32'hf8410009,  
32'hf841800a, 32'hf842000b,  
32'hf842800c, 32'hf843000d,  
32'hcb0e01ce, 32'hb400004e,  
32'hcb01000f, 32'h8b01000f,  
32'hf803800f};

| Dirección   | Instrucción        | Instrucción ensamblada |
|-------------|--------------------|------------------------|
| 'h00:       | stur x0,[x0]       | 'hf8000000             |
| 'h01:       | stur x1,[x0,#8]    | 'hf8008001             |
| 'h02:       | stur x2,[x0,#16]   | 'hf8010002             |
| 'h03:       | stur x3,[x0,#24]   | 'hf8018003             |
| 'h04:       | stur x4,[x0,#32]   | 'hf8020004             |
| 'h05:       | stur x5,[x0,#40]   | 'hf8028005             |
| 'h06:       | stur x6,[x0,#48]   | 'hf8030006             |
| 'h07:       | ldur x7,[x0]       | 'hf8400007             |
| 'h08:       | ldur x8,[x0,#8]    | 'hf8408008             |
| 'h09:       | ldur x9,[x0,#16]   | 'hf8410009             |
| 'h0A:       | ldur x10,[x0,#24]  | 'hf841800a             |
| 'h0B:       | ldur x11,[x0,#32]  | 'hf842000b             |
| 'h0C:       | ldur x12,[x0,#40]  | 'hf842800c             |
| 'h0D:       | ldur x13,[x0,#48]  | 'hf843000d             |
| 'h0E:       | sub x14,x14,x14    | 'hcb0e01ce             |
| 'h0F:       | cbz x14,<loop>     | 'hb400004e             |
| 'h10:       | sub x15,x0,x1      | 'hcb01000f             |
| 'h11(loop): | add x15,x0,x1      | 'h8b01000f             |
| 'h12:       | stur x15, [x0,#56] | 'hf803800f             |

b) Realizar un testbench que:

- Ingrese a través del puerto **addr** las direcciones de las primeras 25 palabras en forma consecutiva y verifique que las primeras 19 palabras contienen el valor descrito en la columna "Instrucción ensamblada" y las 6 restantes contienen "0".

### Ejercicio 5: regfile

a) Diseñar el banco de 32 registros de 64 bits cada uno, con dos puertos de salida (**rd1** y **rd2**) y un puerto de escritura (**wd3**). Las señales de direccionamiento **ra1** y **ra2** determinan la posición de los datos de salida **rd1** y **rd2**, respectivamente. De forma análoga, el puerto **wa3** selecciona el registro en el que se almacenará el dato contenido de **wd3**.

**Nota 1:** El contenido del registro de dirección 31 (correspondiente a XZR) debe retornar siempre '0'. La escritura en este registro no debe estar permitida.

**Nota 2:** El dato contenido en **wd3** se guarda en la dirección determinada por **wa3** siempre que la señal **we3** tenga valor '1' y se detecte un flanco positivo de clock (escritura síncrona) .

**Nota 3:** La lectura de los datos de salida **rd1** y **rd2** es asíncrona.

**Nota 4:** Inicializar los registros X0 a X30 con los valores 0 a 30 respectivamente.


**Nombre del Módulo:** regfile

**Puertos de entrada**

clk: 1 bit  
 we3: 1 bit  
 ra1: 5 bits  
 ra2: 5 bits  
 wa3: 5 bits  
 wd3: 64 bits

**Puertos de salida**

rd1: 64 bits  
 rd2: 64 bits




**b)** Realizar un testbench que:

- Genere una señal de reloj en el puerto **clk** del módulo, cuya frecuencia sea 100MHz (periodo de 10 ns).
- Direccion los registros de 0 a 31 con **ra1** y **ra2** y verifique los valores de inicialización a la salida de los dos puertos luego del flanco descendente del **clk**.
- Escriba un valor en un registro (en el flanco positivo de clock y con **we3**= '1') y lo lea en el mismo ciclo de clock, verificando que se actualice correctamente la salida.
- Verifique que no se altere el contenido de un registro si **we3**= '0'.
- Escriba un valor distinto de cero en el registro X31 y verifique que la salida siempre permanezca en cero.

**Ejercicio 6: maindec**

**a)** Diseñar el decodificador que genera las señales de control principal a partir del *Opcode* de la instrucción, según el diagrama, a fin que tomen los valores de salida reportados en la tabla. Considerar los caracteres “?” como condiciones sin cuidado.

| <b>Nombre del Módulo:</b> maindec<br><b>Puertos de entrada</b><br>Op: 11 bits<br><b>Puertos de salida</b><br>Reg2Loc: 1 bit<br>ALUSrc: 1 bit<br>MemtoReg: 1 bit<br>RegWrite: 1 bit<br>MemRead: 1 bit<br>MemWrite: 1 bit<br>Branch: 1 bit<br>ALUOp: 2 bits | Instruction | Opcode field  |
|---|-------------|---------------|
|   | LDUR        | 111_1100_0010 |
|   | STUR        | 111_1100_0000 |
|   | CBZ         | 101_1010_0??? |
|   | ADD         | 100_0101_1000 |
|   | SUB         | 110_0101_1000 |
|   | AND         | 100_0101_0000 |
|   | ORR         | 101_0101_0000 |



| Instruction | reg2loc | ALUSrc | MemtoReg | RegWrite | MemRead | MemWrite | Branch | ALUOp |
|-------------|---------|--------|----------|----------|---------|----------|--------|-------|
| R-format    | 0       | 0      | 0        | 1        | 0       | 0        | 0      | 10    |
| LDUR        | 0       | 1      | 1        | 1        | 1       | 0        | 0      | 00    |
| STUR        | 1       | 1      | 0        | 0        | 0       | 1        | 0      | 00    |
| CBZ         | 1       | 0      | 0        | 0        | 0       | 0        | 1      | 01    |
| default     | 0       | 0      | 0        | 0        | 0       | 0        | 0      | 00    |

b) Realizar un testbench que ingrese todas las instrucciones implementadas y verifique que las señales de control a la salida correspondan a la tabla dada.

### Ejercicio 7: fetch

a) Diseñar el módulo fetch utilizando los módulos **flopr**, **mux2** y **adder** según el diagrama.

**Nombre del Módulo:** fetch

**Puertos de entrada**

PCSrc\_F: 1 bit


clk: 1 bit

reset: 1 bit

PCBranch\_F: 64 bits

**Puertos de salida**

imem\_addr\_F: 64 bits



b) Realizar un testbench que:

- Genere una señal de reloj en el puerto **clk** del módulo, cuya frecuencia sea 100MHz (periodo de 10 ns).
- Inicie con la señal **reset**= '1' durante 5 ciclos de clock y luego coloque **reset** = '0'.
- Inicialice **PCbrach\_F** con un valor fijo.
- Analice que después de colocar **reset** = '0' el PC inicia en "0" y que después de cada flanco positivo de clock se actualiza  $PC = PC + 4$ .
- Coloque **PCSrc\_F**= '1' y en el siguiente flanco positivo de clock el PC tome el valor inicializado en **PCbrach\_F**.

### Ejercicio 8: execute

Diseñar el módulo execute utilizando los módulos **alu**, **sl2**, **adder** y **mux2** según el diagrama.

**Nombre del Módulo:** execute

**Puertos de entrada**

AluSrc: 1 bit

AluControl: 4 bits

PC\_E: 64 bits

signImm\_E: 64 bits

readData1\_E: 64 bits

readData2\_E: 64 bits


**Puertos de salida**

PCBranch\_E: 64 bits

aluResult\_E: 64 bits

writeData\_E: 64 bits

zero\_E: 1 bit



b) Realizar un testbench usando señales de entrada que permitan, a partir del análisis de las salidas resultantes, verificar la correcta instanciación y conexionado de todos los módulos y caminos de señal de la estructura interna del módulo execute.