

CIT-2109 · Arquitectura y Organización de Computadores

Segmentación y Paralelismo

Cauce RISC y superescalar

Edicson Solar Salinas


edicson.solar@mail.udp.cl

+56 9 92763279

10

2 de junio de 2026

1. Segmentación de instrucciones en cauce C-E-D
2. Paralelismo de instrucciones y procesador superescalar
3. Ejercicio 1: Diagrama base con tres instrucciones
4. Ejercicio 2: Riesgo de control y códigos NOOP
5. Ejercicio 3: Dependencias RAW, WAR y WAW
6. Ejercicio 4: Trazado superescalar
7. Ejercicio 5: Manejo de conflictos
8. Errores frecuentes



La idea es superponer etapas: mientras una instrucción avanza, otra puede entrar al cauce.

Modelo de 3 etapas

- C** Captación de instrucción y decodificación.
- E** Ejecución en ALU o cálculo de dirección efectiva.
- D** Acceso a datos en memoria y escritura del resultado.

Lectura del diagrama

- Cada fila corresponde a una instrucción.
- Cada columna corresponde a un ciclo de reloj.
- La superposición mejora el rendimiento si no aparecen saltos, dependencias o conflictos de recursos.

Procesador superescalar

Capacidad de emitir y ejecutar más de una instrucción por ciclo mediante múltiples vías de ejecución. En grado 2, el procesador puede iniciar hasta dos instrucciones simultáneas si no hay una restricción que lo impida.

- RAW** Lectura después de escritura: una instrucción necesita un dato producido por una instrucción anterior.
- WAR** Escritura después de lectura: una instrucción posterior puede destruir un valor que una instrucción anterior todavía debe leer.
- WAW** Escritura después de escritura: dos instrucciones escriben el mismo destino y el orden de término importa.

I1 → Vía 1

I2 → Vía 2

emisión múltiple si las instrucciones son independientes

La limitación no es solo cuántas vías existen: también importa si los operandos están disponibles.

Considere un computador con arquitectura RISC y segmentación de 3 etapas: C, E y D.

Código

I1: MOV R2, #18

I2: LOAD R1, M1

I3: ADD R0, R1, R2

T1 T2 T3 T4 T5 T6

I1	_____
I2	_____
I3	_____

Dibuje el diagrama de segmentación de las instrucciones.

Ejercicio 2 - Riesgo de control y NOOP

Considere el siguiente código y asuma que debe detener el cauce cuando se detecta un riesgo de control originado por un salto condicional.

Código

I1: LOAD R1, [R0]

I2: ADD R2, R1

I3: BZE I5

I4: STOR [R0], R2

	T1	T2	T3	T4	T5	T6	T7	T8	T9
--	----	----	----	----	----	----	----	----	----

I1									
----	-------	--	--	--	--	--	--	--	--

I2									
----	-------	--	--	--	--	--	--	--	--

I3									
----	-------	--	--	--	--	--	--	--	--

I4									
----	-------	--	--	--	--	--	--	--	--

Dibuje el diagrama de segmentación insertando las burbujas estrictamente necesarias.

Asuma que el código se ejecutará en un cauce superescalar balanceado de grado 2, con 3 etapas de segmentación: C, E y D.

Código

```
I1: ADD R0, #6  
I2: STOR [R1], R0  
I3: ADD R1, R2, #8  
I4: SUB R0, R9, #45
```

Identificación

1. ¿Qué dependencias de datos teóricas visualiza en el código anterior?
2. Justifique indicando la instrucción afectada y el registro causal.

Ejercicio 4 - Trazado superescalar

I1: ADD R0, #6
I2: STOR [R1], R0
I3: ADD R1, R2, #8
I4: SUB R0, R9, #45

Determine el paralelismo potencial de estas instrucciones.

Trace cómo se ejecutarían en el cauce superescalar descrito, asumiendo ejecución en orden pero emisión múltiple.

	T1	T2	T3	T4	T5	T6	T7	T8	T9	T10
Vía 1										
Vía 2										
Vía 1										
Vía 2										

Elija una de las dependencias analizadas y explique cómo se puede resolver desde el hardware o el compilador.

1) Desordenar C-E-D

Cada instrucción avanza una etapa por ciclo: captación, ejecución y datos.

2) Ignorar el salto condicional

En una instrucción como BZE, primero se determina cuándo queda resuelta la condición.

3) Paralelizar instrucciones dependientes

En superescalar no basta con tener dos vías: hay que revisar datos, recursos y RAW/WAR/WAW.

**DUDAS
CONSULTAS
FUNAS
RECLAMOS
AMENAZAS DE MUERTE**

CUÍDENSE

